高壓擺率運放的研究與設計.pdf

1、在ADC這樣的數據轉換系統(tǒng)中，采樣/保持電路用于處理從前置抗混疊濾波器輸出的信號。具有高壓擺率的運放可用作構成采樣/保持電路的比較器(或稱一位模數轉換器[3])。采用高壓擺率運放是實現(xiàn)高速ADC的辦法之一，用作比較器的運放的壓擺率直接影響采樣/保持電路的采樣時間，進而影響ADC的數據轉換時間。設計工具主要有：Cadence Virtuoso Schematic、Cadence Analog Design Environment、Cade

2、nce Layout Editor等，采用0.35μm BiCMOS模數混合信號工藝模型仿真，并以3.3V單電源供電。
　　 整個電路由高壓擺率主運放、增益提升運放、共模反饋電路、寬幅鏡像電流源電壓偏置電路、基準電流源接入電路有機組合而成。由于采用3.3V電源供電排除了使用源端交叉耦合運放結構的可能，故文章采用一種“高壓擺率輸入級+鏡像電流源運放”的結構來提高壓擺率。高壓擺率輸入級能突破尾電流對負載電容充電的限制，但最終將受限于

3、其中一個輸入管的工作狀態(tài)從飽和區(qū)過渡到線性區(qū)。鏡像電流源運放結構則進一步將對負載的充電電流放大，但其鏡像比例不能過大，否則會使輸出電壓擺幅降低到難以接受的地步。由于采用單級結構提高運放速度，造成運放增益較低。為解決此問題，設計中還引入了增益提升結構，使之能兼顧高壓擺率和高增益這兩個指標。
　　 該運放的壓擺率最終達到1000V/μs以上，開環(huán)增益在110dB以上，單位增益帶寬超過500MHz，相位裕度為68°，具有較好的頻率特性