面向微加速度計系統(tǒng)的運放設計與優(yōu)化.pdf

1、微機械加速度計作為一種重要的慣性器件，在汽車、消費電子、慣性制導等方面有廣泛的應用前景。本文介紹了低噪聲和高速全差分運算放大器的設計基本原理，另外針對本實驗室的閉環(huán)加速度計系統(tǒng)結構，設計了其內(nèi)部的運算放大器，即電荷放大器，后級放大器，單位增益緩沖器。
　　作為全差分微加速度計檢測電路的電荷放大器，必須進行低噪聲設計。本文設計的低噪聲全差分放大器的等效輸入噪聲在10.55nV/Hz左右。而隨著數(shù)據(jù)傳輸速率的增加，在許多方面需要高增益

2、和高帶寬的運放去滿足系統(tǒng)的精度和速度的要求。因此本文為了適應這樣的要求設計了一個高增益高帶寬的全差分運算放大器，該運算放大器采用增益提高技術，其直流開環(huán)增益達到100dB；單位增益帶寬為67MHz左右。
　　另外，本文在分析了閉環(huán)加速度計基本工作原理基礎上，利用0.5μm CMOS工藝設計完成了閉環(huán)加速度計接口電路的低功耗設計。
　　該電路的模擬部分包括電荷放大器、后級放大電器、相關雙取樣與采樣保持電路、積分器、單位增益緩沖

3、器。其中，電荷放大器需要低噪聲放大器，該電路的放大器等效輸入噪聲為9.63nV/ Hz。為了滿足系統(tǒng)動態(tài)范圍的要求，后級運算放大器設計為全擺幅輸出運放。本文設計了兩種共挽輸出級運算放大器，即三級結構運算放大器和低功耗運算放大器。其中低功耗共挽輸出運放的功耗小于3mW。
　　利用理想動力學方程和加速度計結構參數(shù)建立了閉環(huán)加速度計的等效電學模型。等效電路模型與接口電路構成加速度計整體電路，并利用HSPICE對加速度計整體進行了仿真。整