用于WCET靜態(tài)分析的RISC處理器體系結(jié)構(gòu)建模方法研究.pdf_第1頁
已閱讀1頁，還剩90頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、實時系統(tǒng)的正確性不僅僅體現(xiàn)在程序執(zhí)行的結(jié)果，還體現(xiàn)在任務(wù)的執(zhí)行時間。其任務(wù)的執(zhí)行如果不能滿足對截止時間的要求，會降低系統(tǒng)服務(wù)的級別，甚至造成系統(tǒng)的崩潰。因此獲得任務(wù)的安全而準確的最壞情況執(zhí)行時間(WCET，WorstCaseExecutionTime)是至關(guān)重要的。 實時系統(tǒng)中的時間分析可以分為WCET分析和任務(wù)調(diào)度(schedualbility)分析兩級。通常以執(zhí)行任務(wù)集中各項任務(wù)的WCET作為輸入進行任務(wù)調(diào)度分析。

2、現(xiàn)代處理器的各種體系結(jié)構(gòu)特征，對WCET分析有很大的影響。進行WCET分析，需要對處理器體系結(jié)構(gòu)建模。Petri網(wǎng)是一種描述和研究并發(fā)異步，分布，不確定或隨機事件的非常有效的圖形和數(shù)學(xué)模型工具。本文以WCET分析為應(yīng)用目標，針對RISC處理器，以Petri網(wǎng)作為模型工具，研究處理器體系結(jié)構(gòu)建模方法。 本文的主要工作和研究成果如下： (1)針對WCET低層分析的需求，系統(tǒng)闡述了指令間、指令序列間的相關(guān)關(guān)系對分析程序執(zhí)行時間

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論