高性能通用32位數字信號處理器DSP3000結構設計與實現.pdf_第1頁
已閱讀1頁,還剩60頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、本文討論了具有通用指令集的高性能32位DSP---DSP3000的結構設計與實現。文章中重點討論了整塊DSP中在此次設計與實現過程中所采用的新硬件結構。在綜合分析了指令的概率分布后,文章中提出一種復用加法單元和并行數據通路的結構,使整個地址生成單元可以在3ns內高速完成整個訪存操作。針對數據通路上存在的訪存等待現象進行了分析。在算術邏輯控制單元上,從整個32位數字信號處理器所需要的運算能力出發(fā),綜合設計了兩階段執(zhí)行的算術邏輯部件,將

2、DSP中最常用的乘加運算在單周期內完成。針對DSP專用指令如EXTRACT,INSERT,SHIFT等相應提出了一些新型的結構,從速度和面積上保證適合DSP的應用。在CACHE設計中,綜合分析了多種主流CACHE結構并進行了相應的命中概率分析,最終選用了兩路組相聯寫直達的方法加以實現。在文章的最后,綜合整個DSP3000的設計電路,提出并相應分析了四種時鐘控制電路,結合各自的優(yōu)缺點提出了一種在全局上進行功耗優(yōu)化的電路實現方法,基于這一

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論