32位浮點(diǎn)DSP處理器DMA模塊設(shè)計(jì)研究.pdf

1、數(shù)字信號(hào)處理器是現(xiàn)代通信和信息處理的SOC系統(tǒng)中的重要組成部分。而TMS320C3X系列32位浮點(diǎn)DSP更具有運(yùn)算速率高，數(shù)據(jù)吞吐量大以及實(shí)時(shí)處理性好的特點(diǎn)，本文主要介紹基于改進(jìn)的VC33處理內(nèi)核的DMA模塊IP軟核設(shè)計(jì)。 DMA模塊是DSP系統(tǒng)中的重要部件。由于原始DMA模塊具有在功能上較為單一，且尋址方式不靈活，尋址范圍較小等缺點(diǎn)，所以這些因素制約了DSP系統(tǒng)的應(yīng)用范圍及靈活性。本文根據(jù)DSP系統(tǒng)的實(shí)際使用情況，增加了索引尋

2、址、位反轉(zhuǎn)尋址、TI與IEEE浮點(diǎn)數(shù)格式的互相轉(zhuǎn)換以及自動(dòng)初始化等功能，擴(kuò)展了DMA系統(tǒng)的功能和應(yīng)用范圍。此外，本文設(shè)計(jì)的DMA結(jié)構(gòu)在不增加已有數(shù)據(jù)寄存器的基礎(chǔ)上，在內(nèi)部增加了一條兩級(jí)數(shù)據(jù)流水線通道，實(shí)現(xiàn)了在內(nèi)存和外設(shè)之間無(wú)同步單周期傳輸，大大加快了該種情況下的數(shù)據(jù)傳遞速度；同時(shí)，保留了在內(nèi)存或外設(shè)之間無(wú)同步雙周期傳輸以及可由中斷信號(hào)同步傳輸?shù)奶攸c(diǎn)。 根據(jù)上述DMA功能描述及原理，本文首先分析了原有DMA模塊的結(jié)構(gòu)和行為，然后根

3、據(jù)新加功能模塊及原有結(jié)構(gòu)設(shè)計(jì)出新的系統(tǒng)架構(gòu)，并解決了它們?cè)谛碌南到y(tǒng)架構(gòu)中的整合問(wèn)題；同時(shí)介紹了新功能設(shè)計(jì)的意義，隨后制訂了新結(jié)構(gòu)的行為及時(shí)序模型，分析了模塊內(nèi)部控制通路、地址通路以及數(shù)據(jù)通路的設(shè)計(jì)及它們之間的關(guān)系；并在此基礎(chǔ)上對(duì)該DMA結(jié)構(gòu)按照譯碼部分、控制部分、地址和數(shù)據(jù)傳輸部分對(duì)其中各子模塊的設(shè)計(jì)進(jìn)行了詳細(xì)的介紹。 本文依據(jù)數(shù)字系統(tǒng)自頂向下的設(shè)計(jì)策略，對(duì)DMA模塊進(jìn)行了RTL級(jí)劃分，并采用VerilogHDL對(duì)其進(jìn)行功能描述