

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、系統(tǒng)級芯片(System on Chip,SOC)可以通過對IP(Intellectual Property)核的重用來降低設(shè)計的復(fù)雜度和風(fēng)險,縮短產(chǎn)品的上市周期。不過這種新的設(shè)計流程以及不斷增大的芯片規(guī)模給設(shè)計和測試都帶來了許多新的挑戰(zhàn)。
隨著SOC規(guī)模越來越大,產(chǎn)品測試變得越來越復(fù)雜,測試費用占芯片成本的比例也越來越高,設(shè)計者必須在設(shè)計伊始考慮芯片測試的問題,即可測試性設(shè)計(Design for Testability
2、, DFT)。SOC測試所面臨的三個最主要的問題是:測試數(shù)據(jù)量大、測試功耗高和測試時間過長。這三個問題最終都將導(dǎo)致SOC測試成本的急劇增加,降低了產(chǎn)品的市場競爭力。這篇論文正是圍繞這三個棘手的問題在測試壓縮、低功耗掃描測試以及掃描測試調(diào)度等領(lǐng)域展開了深入的理論研究,目的就是為了降低SOC的測試成本、提高SOC的產(chǎn)品質(zhì)量。
線性反饋移位寄存器(Linear Feedback Shift Register, LFSR)重播種技
3、術(shù)的主要用途是提高偽隨機(jī)測試的故障覆蓋率,而種子數(shù)量直接關(guān)系到自動測試機(jī)(Automatic Test Equipment,ATE)的存儲空間以及硬件開銷的需求,因此本文針對LFSR重播種優(yōu)化展開了深入研究。首先通過應(yīng)用一種測試向量分組合并算法來實現(xiàn)一個LFSR的種子編碼多個確定性測試向量。為了優(yōu)化算法的運行時間,本文將測試向量分組合并映射成圖論中的無向圖最小著色問題并采用基于蟻群算法(Ant Colony Optimization,A
4、CO)的啟發(fā)式算法加以解決。在仔細(xì)分析了重播種原理后,本文又從減少重播種次數(shù)入手對種子進(jìn)一步優(yōu)化。在ISCAS89基準(zhǔn)電路上進(jìn)行的實驗數(shù)據(jù)顯示,測試向量分組合并與減少重播種次數(shù)的種子優(yōu)化相結(jié)合可以減少約40%的LFSR種子數(shù)量。
目前測試壓縮領(lǐng)域已有的研究成果大多是針對測試數(shù)據(jù)的壓縮,本文則在減少掃描時鐘管腳方面展開研究。首先深入分析了多時鐘掃描策略,然后設(shè)計了一種掃描時鐘產(chǎn)生電路,在不增加時序閉合難度的前提下使得所有的掃
5、描時鐘都可以使用同一個管腳作為時鐘源,而代價僅為少量硬件開銷以及控制管腳。為了使這種單掃描時鐘管腳策略不增加測試時間,本文又在最小化掃描時鐘數(shù)量方面做了相關(guān)研究。基于時鐘相容性分析結(jié)果對電路中功能時鐘域分組并分配掃描時鐘的問題被映射成圖論中的有向圖最小著色問題并設(shè)計一種貪心算法加以解決。
低功耗掃描可以通過調(diào)整掃描鏈的設(shè)計來實現(xiàn)。本文分析了掃描測試過程中功耗產(chǎn)生的原因,研究了掃描觸發(fā)器跳變對內(nèi)部組合邏輯錐的影響,將計算得到
6、的影響函數(shù)值作為掃描鏈重排序的依據(jù)。然后基于掃描鏈結(jié)構(gòu)的特殊性分析了布線約束對掃描鏈重排序的影響,并將布線約束簡化,設(shè)計了一種同時兼顧低功耗和布線約束的算法。該算法不需要迭代,通過一次運行即可得到掃描鏈重排序的結(jié)果,在保證后端設(shè)計可行性的前提下,盡可能減少了高影響值掃描單元上的跳變次數(shù),實現(xiàn)了對掃描測試功耗的優(yōu)化。實驗結(jié)果表明該算法可以使掃描測試功耗降低12%,對故障覆蓋率以及測試時間沒有任何影響,而且不需要任何硬件開銷。
7、 門控時鐘策略也是低功耗掃描的常用技術(shù)。本文設(shè)計了一種基于門控時鐘降低掃描測試功耗的新穎方法以及對應(yīng)的硬件“掃描時鐘控制電路”,實現(xiàn)了在每組掃描測試向量中對掃描時鐘的動態(tài)控制。針對某些較早完成掃描裝/卸載的掃描鏈,可以及時屏蔽相應(yīng)的掃描時鐘以降低掃描移位功耗。掃描捕獲功耗的降低則可以通過對那些其上沒有真實觀測點的掃描鏈屏蔽掃描捕獲時鐘來實現(xiàn)。為了使該方法可以最大程度地降低掃描移位功耗,本文設(shè)計了用于掃描測試向量組重新排序的簡單算法。為了
8、實現(xiàn)全局優(yōu)化,本文又將待解決問題映射成圖論中的非對稱旅行商問題(Asymmetric Travelling Salesman Problem,ATSP),并設(shè)計了基于ACO的啟發(fā)式算法加以解決?;谌舾晒I(yè)界設(shè)計的實驗結(jié)果表明了該方法的可行性和有效性。
在測試調(diào)度方面,目前已有的調(diào)度策略都是將IP核的整個掃描測試集作為調(diào)度對象,而本文則提出了一種新穎的調(diào)度機(jī)制:基于每個掃描測試向量組進(jìn)行調(diào)度。新調(diào)度機(jī)制提高了掃描測試調(diào)度的
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 系統(tǒng)芯片測試優(yōu)化關(guān)鍵技術(shù)研究.pdf
- 網(wǎng)絡(luò)芯片測試平臺與關(guān)鍵技術(shù)研究.pdf
- 系統(tǒng)級芯片的測試與可測性設(shè)計研究.pdf
- 可重構(gòu)制造系統(tǒng)關(guān)鍵技術(shù)研究.pdf
- 芯片級多層布線關(guān)鍵技術(shù)研究.pdf
- 面向系統(tǒng)芯片測試的設(shè)計優(yōu)化技術(shù)研究.pdf
- 多核CPU可測性設(shè)計關(guān)鍵技術(shù)研究.pdf
- 電子系統(tǒng)測試方案優(yōu)化設(shè)計理論與關(guān)鍵技術(shù)研究.pdf
- 系統(tǒng)級芯片(SoC)可測試性結(jié)構(gòu)及其優(yōu)化的研究.pdf
- 可生存性網(wǎng)絡(luò)關(guān)鍵技術(shù)研究.pdf
- 高速SERDES接口芯片設(shè)計關(guān)鍵技術(shù)研究.pdf
- 語音處理芯片的后端設(shè)計與關(guān)鍵技術(shù)研究.pdf
- 可重構(gòu)制造系統(tǒng)的關(guān)鍵技術(shù)研究.pdf
- 密碼芯片系統(tǒng)集成關(guān)鍵技術(shù)研究.pdf
- 應(yīng)變測試系統(tǒng)關(guān)鍵技術(shù)研究.pdf
- 可重構(gòu)制造系統(tǒng)若干關(guān)鍵技術(shù)研究.pdf
- CAPP系統(tǒng)中可定制關(guān)鍵技術(shù)研究.pdf
- 數(shù)字信號處理系統(tǒng)芯片的可測試性設(shè)計技術(shù)研究.pdf
- 汽車ecu測試系統(tǒng)關(guān)鍵技術(shù)研究
- SoC芯片可測性設(shè)計技術(shù)研究.pdf
評論
0/150
提交評論