

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、由于浮點運算中55﹪的浮點運算通過浮點加法器進行,因此,浮點加法器的設計成為浮點運算單元的關鍵.該文基于SMIC(中芯國際)0.18μm工藝,以500MHz作為設計目標,針對IEEE 754標準設計了一個64位的高速浮點加法器.該文從研究浮點加法的算法著手,分析和比較了浮點加法的基本算法和幾種TwoPath算法結構.基于對子模塊的算法研究和結構分析,以及對關鍵路徑上的若干宏單元進行晶體管級的設計,本著流水線盡可能均衡的原則,給出了一種四
2、周期流水線的浮點加法器優(yōu)化結構.浮點加法器主要的子模塊以性能作為主要目標,基于多種算法結構的比較和分析的基礎之上,進行了結構級的設計.對階移位模塊和規(guī)格化移位模塊采用了帶緩沖樹的移位器結構;基于對多種并行前綴加法器的實現分析,采用了Koggle-Stone結構的加法器作為混合加法器的主體;前導1預測模塊使用了帶糾錯樹的前導1預測算法,通過提前判斷是否糾錯為下一級流水線模塊減輕運算延時;舍入模塊基于多種舍入方案的分析而采用基于合并舍入(Q
3、F算法)的算法思想.針對高速電路設計,完全基于標準單元庫的設計受限于標準單元庫不能提供滿足設計要求性能的單元,而完全基于定制設計的數字電路由于規(guī)模大、設計時間長,效率較低.我們結合自動綜合設計效率高、設計周期短和定制設計能夠提高模塊性能的優(yōu)勢,提出了一種宏單元和標準單元相結合的混合設計流程.通過自動綜合和結構分析尋找關鍵路徑,找到需要提高性能的宏單元模塊進行全定制設計,隨后將定制設計的宏單元結合標準單元庫,繼續(xù)按照EDA設計流程并加入人
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 32位浮點加法器的優(yōu)化設計.pdf
- 設計高性能浮點加法器.pdf
- 浮點數加法器的設計
- 快速浮點加法器的優(yōu)化設計.pdf
- 高性能CPU中浮點加法器的設計與實現.pdf
- 高性能64位并行乘法器的VLSI結構研究和實現.pdf
- 高性能浮點加法器的研究與設計.pdf
- 一種高速加法器-前置進位加法器研究與設計.pdf
- 位超前進位加法器設計
- 3.2.5 加法器
- 浮點除法器的VLSI結構設計.pdf
- 加法器電路的設計
- 八位二進制加法器
- 八位二進制加法器
- 并行反饋進位加法器研究.pdf
- 16位超前進位加法器實驗報告
- 低功耗超高速CMOS加法器設計研究.pdf
- FPU中浮點加法器的設計及其內建自測試的研究.pdf
- 16位超前進位加法器實驗報告
- 對稱三進制光學加法器設計及實現研究.pdf
評論
0/150
提交評論