10位65MHz ADC系統(tǒng)分析及MDAC設計.pdf

1、隨著數(shù)字信號處理技術(shù)、計算機技術(shù)的發(fā)展及SDR思想的廣泛使用,對模數(shù)轉(zhuǎn)換器的要求也越來越高,在過去的幾十年中數(shù)據(jù)轉(zhuǎn)換器也得到了廣泛的研究,時間交叉式并行流水線模數(shù)轉(zhuǎn)換器由于能兼顧精度、速度及功耗的要求,因而成為高速高精度低功耗ADC設計實現(xiàn)方案的首選。
　　本論文基于0.13μmCMOS工藝,設計了一款用于基帶采樣,電源電壓為2.5V,采樣速率為65MHz,分辨率為10位的時間交叉式流水線模數(shù)轉(zhuǎn)換器。采用無前端采樣保持(S/H)電

2、路結(jié)構(gòu),使用1.5位MDAC兼顧采樣保持功能。本文主要對流水線工作原理做了詳細分析,對第一級精度要求做了定量計算,介紹了MDAC傳輸曲線的演變,特別介紹了dc傳輸曲線右移的原因,利用ADC傳輸函數(shù)闡述了整個演變過程的本質(zhì)。電路設計方面本文著重于MDAC的設計論述,該模數(shù)轉(zhuǎn)換器流水線采用1.5位MDAC,采用二階系統(tǒng)響應對MDAC的保持過程建模,將MDAC的信號建立過程分為大信號建立和小信號建立過程,推算MDAC內(nèi)部運放性能需求。內(nèi)部運放