

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、隨著電子技術(shù)的迅速發(fā)展,對電子產(chǎn)品精度和速度的要求不斷提高?,F(xiàn)代先進的電子系統(tǒng)中都包含A/D,D/A轉(zhuǎn)換器,以利用先進的數(shù)字處理技術(shù)使產(chǎn)品性能更高。所以A/D轉(zhuǎn)換器的性能成為影響到系統(tǒng)性能好壞的關(guān)鍵因素。而現(xiàn)在高性能的A/D轉(zhuǎn)換器對時鐘信號的要求越來越高,所以設(shè)計一個適合于高速高精度的A/D轉(zhuǎn)換器的時鐘穩(wěn)定電路顯得尤為重要。
時鐘作為A/D轉(zhuǎn)換器中的控制信號,對A/D轉(zhuǎn)換器中的采樣保持電路和其它核心單元產(chǎn)生較大影響。A/D
2、轉(zhuǎn)換器中的時鐘信號一般是外部輸入時鐘信號,由于外部的時鐘信號波形失真,占空比的偏差以及時鐘抖動等不穩(wěn)定因素需要內(nèi)部有一個時鐘穩(wěn)定電路。時鐘穩(wěn)定電路把外部輸入的時鐘轉(zhuǎn)信號換為具有所需要占空比的脈沖信號并且電路自身具有較小的時鐘抖動,在頻率范疇來說就是要減小時鐘穩(wěn)定電路的噪聲,降低時鐘上的噪聲對整個A/D轉(zhuǎn)換器性能的影響。時鐘穩(wěn)定電路對A/D轉(zhuǎn)換器的信噪比(SNR)和有效位(ENOB)等性能起至關(guān)重要的作用,要保證高速、高精度A/D轉(zhuǎn)換器的
3、性能,必須首先保證時鐘信號具有合適的占空比和較小的時鐘抖動。
本文設(shè)計了一個適用于16位頻率為50MHz流水線A/D轉(zhuǎn)換器的時鐘穩(wěn)定電路。以延遲鎖相環(huán)為基本構(gòu)架,通過檢測輸入時鐘信號的上升沿,一方面在此產(chǎn)生一個尖峰脈沖,另一方面產(chǎn)生一個精確延遲半個周期的尖峰脈沖,然后共同組成一個占空比為50%、低抖動的時鐘信號。該電路改進了鑒相器和電荷泵電路結(jié)構(gòu),提高了電流鏡的匹配性,降低控制電壓的毛刺,消除了電荷共享等問題。在版圖設(shè)計方
4、面,通過合理布局、采用高度對稱版圖設(shè)計技術(shù)減少敏感電路所受噪聲和工藝波動的影響,從而使得整個電路具有時鐘抖動低、鎖定時間短、死區(qū)范圍小的特點。
電路在0.35μm2P4M CMOS工藝下,通過cadence軟件仿真及版圖驗證,實現(xiàn)了設(shè)計要求。具體參數(shù)指標(biāo)為:工作電壓3.3V;最大工作頻率50MHz;鎖定時間10周期:占空比調(diào)節(jié)范圍20%~80%;輸出占空比精度為(50±0.5)%;時鐘抖動低于120fs;功耗30 mW;芯
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 用于高速A-D轉(zhuǎn)換器的低抖動時鐘穩(wěn)定電路設(shè)計.pdf
- 16位∑-△A-D轉(zhuǎn)換器的設(shè)計及VLSI實現(xiàn).pdf
- 一種16位高速A-D轉(zhuǎn)換器采樣保持電路的設(shè)計.pdf
- ltc1859 8 通道16 位 a-d 轉(zhuǎn)換器
- 16位二階Σ-ΔA-D轉(zhuǎn)換器中調(diào)制器的設(shè)計.pdf
- 用于超高速時間交織A-D轉(zhuǎn)換器的時鐘電路設(shè)計.pdf
- 12位高速A-D轉(zhuǎn)換器架構(gòu)研究及關(guān)鍵電路設(shè)計.pdf
- 8位逐次逼近A-D轉(zhuǎn)換器的優(yōu)化設(shè)計.pdf
- 8位高速折疊內(nèi)插A-D轉(zhuǎn)換器的設(shè)計.pdf
- Σ-ΔA-D轉(zhuǎn)換器設(shè)計與仿真.pdf
- 16位音頻sigma-delta A-D轉(zhuǎn)換器關(guān)鍵設(shè)計技術(shù)研究.pdf
- 12位流水線型A-D轉(zhuǎn)換器設(shè)計.pdf
- 8位納米級高速SAR A-D轉(zhuǎn)換器設(shè)計.pdf
- 折疊插值A(chǔ)-D轉(zhuǎn)換器的關(guān)鍵電路設(shè)計.pdf
- 12位逐次逼近型A-D轉(zhuǎn)換器的研究與設(shè)計.pdf
- ΣΔA-D轉(zhuǎn)換器的設(shè)計與研究.pdf
- 多位量化∑-△A-D轉(zhuǎn)換器的設(shè)計.pdf
- 基于高精度A-D轉(zhuǎn)換器的實時時鐘芯片的設(shè)計.pdf
- 16位1MS-s CMOS SAR A-D轉(zhuǎn)換器設(shè)計及校準(zhǔn)技術(shù).pdf
- 基于隨機邏輯的A-D轉(zhuǎn)換器設(shè)計.pdf
評論
0/150
提交評論