可重構(gòu)計(jì)算系統(tǒng)中軟硬件代碼劃分技術(shù)研究.pdf

1、可重構(gòu)計(jì)算系統(tǒng)作為一種新的計(jì)算平臺(tái)，將傳統(tǒng)通用微處理器的可編程性同硬件電路基于空間并行的執(zhí)行方式結(jié)合起來，打破了硬件和軟件之間傳統(tǒng)的劃分界線。既能夠提供近似于專用集成電路的執(zhí)行效率，又可針對(duì)不同計(jì)算任務(wù)進(jìn)行不同的優(yōu)化，擁有類似于通用微處理器的靈活性。 目前可重構(gòu)計(jì)算系統(tǒng)的硬件體系結(jié)構(gòu)多是采用將可重構(gòu)硬件作為協(xié)處理器同一個(gè)通用微處理器核耦合在一起，二者在硬件結(jié)構(gòu)上的差異導(dǎo)致前者只適合執(zhí)行程序中計(jì)算量大、控制簡單的那部分“計(jì)算密集型

2、”代碼，由后者執(zhí)行剩余的控制比較復(fù)雜、計(jì)算量較少的代碼。因此需要根據(jù)程序代碼自身的性質(zhì)，對(duì)其進(jìn)行軟硬件劃分，確定使用可重構(gòu)硬件執(zhí)行的代碼，以及在通用微處理器核上的代碼。此外可重構(gòu)硬件只能使用硬件描述語言進(jìn)行編程的特性也是限制可重構(gòu)計(jì)算系統(tǒng)被廣泛使用的重要因素之一。 為在編譯過程中自動(dòng)對(duì)輸入的高級(jí)語言編寫的源程序進(jìn)行軟硬件代碼劃分，并將其中使用可重構(gòu)硬件執(zhí)行的代碼自動(dòng)轉(zhuǎn)換成HDL程序，本文從以下三個(gè)方面開展相應(yīng)的研究工作：

3、 底層可重構(gòu)硬件建模。為在編譯過程中有效地對(duì)輸入程序進(jìn)行軟硬件代碼劃分，必須了解底層計(jì)算平臺(tái)的硬件結(jié)構(gòu)，因此需要在研究現(xiàn)有模型及其建模方法的基礎(chǔ)上，提出一個(gè)合適的建模方法，能夠清晰、準(zhǔn)確地描述可重構(gòu)硬件的硬件結(jié)構(gòu)和特征參數(shù)，進(jìn)而向編譯器提供軟硬件代碼劃分所需要的各種參數(shù)信息。 代碼自動(dòng)轉(zhuǎn)換技術(shù)和電路圖布局方法?？芍貥?gòu)硬件采用類似于專用集成電路的硬件執(zhí)行方式，為快速而準(zhǔn)確地計(jì)算一段程序代碼在可重構(gòu)硬件上的執(zhí)行時(shí)間，以及在片上構(gòu)建相

4、應(yīng)電路所需的配置時(shí)間，提高軟硬件代碼劃分的效果，需要使用代碼自動(dòng)轉(zhuǎn)換技術(shù)，根據(jù)輸入的源程序生成一個(gè)電路圖，并使用一個(gè)布局算法將該電路圖映射到可重構(gòu)硬件上某個(gè)指定的區(qū)域內(nèi)，進(jìn)而按照一定規(guī)則計(jì)算其硬件執(zhí)行時(shí)間和配置時(shí)間。由于目前可重構(gòu)硬件只能使用硬件描述語言(HDK)進(jìn)行編程，還需要根據(jù)電路圖自動(dòng)生成對(duì)應(yīng)的HDL程序。 軟硬件代碼劃分技術(shù)?？芍貥?gòu)計(jì)算系統(tǒng)中擁有微處理器核以及可重構(gòu)硬件這兩個(gè)相對(duì)獨(dú)立，能夠并行工作的計(jì)算部件，因此需要在

5、研究現(xiàn)有劃分方法的基礎(chǔ)上，結(jié)合任務(wù)調(diào)度方法和減少配置開銷技術(shù)，提出一個(gè)更為有效的軟硬件代碼劃分技術(shù)，充分利用微處理器核與可重構(gòu)硬件能夠并行工作這一特性，以及程序中潛在的數(shù)據(jù)并行性，減少程序運(yùn)行過程中的系統(tǒng)重構(gòu)開銷，縮短程序執(zhí)行時(shí)間，提高系統(tǒng)性能。本文的研究工作成果及創(chuàng)新特色如下： 1)提出一種基于資源種類和位置信息的FPGA硬件結(jié)構(gòu)建模和描述方法。按照片上硬件資源的種類、位置和數(shù)量信息對(duì)FPGA的硬件體系結(jié)構(gòu)進(jìn)行建模，并采用一種

6、層次化描述方法對(duì)模型進(jìn)行描述。實(shí)驗(yàn)表明，這種建模方法是可行的。 2)提出一種基于IP核的代碼轉(zhuǎn)換機(jī)制。在已有IP核庫支持下，通過將程序數(shù)據(jù)流圖中的結(jié)點(diǎn)按照其執(zhí)行的操作替換為對(duì)IP核實(shí)例的調(diào)用，自動(dòng)生成該段程序?qū)?yīng)的電路圖，在對(duì)其進(jìn)行流水段劃分后，自動(dòng)生成相應(yīng)的HDL程序。IP核的HDL代碼是預(yù)先生成的，使得自動(dòng)生成電路圖的HDL程序變得非常簡單，同時(shí)IP核內(nèi)部的資源都已事先完成布局和布線，減少了編譯過程中需要進(jìn)行的硬件綜合以及布

7、局布線的工作量，可以減少編譯過程所需時(shí)間。實(shí)驗(yàn)表明，該種代碼轉(zhuǎn)換機(jī)制能夠有效降低自動(dòng)生成HDL程序的難度。 3)提出一種用于將電路圖映射到可重構(gòu)硬件上的布局算法。該算法在已有IP核庫以及底層可重構(gòu)硬件結(jié)構(gòu)模型的支持下，在可重構(gòu)硬件上一個(gè)指定的區(qū)域內(nèi)，對(duì)使用基于IP核代碼轉(zhuǎn)換機(jī)制得到的程序電路圖進(jìn)行布局。同現(xiàn)有任務(wù)布局算相比，第一，允許任務(wù)之間通過片上資源進(jìn)行數(shù)據(jù)通信；第二，能夠?qū)⑹褂锰厥赓Y源的任務(wù)圖布局到擁有特殊資源的可重構(gòu)硬件

8、上。實(shí)驗(yàn)結(jié)果顯示，相對(duì)于現(xiàn)有EDA工具中的布局器，布局速度平均能夠提高4個(gè)數(shù)量級(jí)，同時(shí)也直接顯示出基于IP核代碼轉(zhuǎn)換機(jī)制的優(yōu)勢(shì)。 4)提出一種基于鏈?zhǔn)秸{(diào)度的軟硬件代碼劃分技術(shù)。通過將鏈?zhǔn)秸{(diào)度與代碼劃分結(jié)合起來，使用在編譯過程中估計(jì)的程序運(yùn)行時(shí)間作為評(píng)價(jià)一個(gè)劃分方案好壞的標(biāo)準(zhǔn)；并在調(diào)度過程中通過配置預(yù)取，用程序中的有效計(jì)算掩蓋可重構(gòu)硬件的重構(gòu)開銷，減少程序執(zhí)行時(shí)間，充分發(fā)揮系統(tǒng)的性能。實(shí)驗(yàn)結(jié)果表明，同現(xiàn)有劃分方法相比，能夠?qū)⒊绦驁?zhí)