一種RISC處理器指令集模擬器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著芯片集成度的提高，CPU設(shè)計(jì)的復(fù)雜度大大增加，開(kāi)發(fā)一個(gè)執(zhí)行速度快、靈活可配置的模擬器對(duì)微處理器設(shè)計(jì)的重要性不言而喻。
　　本文面向一種典型的RISC處理器，設(shè)計(jì)并實(shí)現(xiàn)了指令集模擬器。該模擬器基于Gem5模擬平臺(tái)，采用執(zhí)行驅(qū)動(dòng)技術(shù)，在解釋型模擬器的基礎(chǔ)上進(jìn)行指令翻譯優(yōu)化，實(shí)現(xiàn)了包括 Load/Store指令、數(shù)據(jù)運(yùn)算指令、分支指令、異常生成指令以及系統(tǒng)指令等在內(nèi)的幾類指令，并對(duì)存儲(chǔ)器進(jìn)行建模，最終可運(yùn)行大量的基準(zhǔn)測(cè)試程序，包括S

2、PEC CPU2000。由于采用面向?qū)ο蟮木幊陶Z(yǔ)言來(lái)實(shí)現(xiàn)，使得該模擬器具有軟件結(jié)構(gòu)模塊化、參數(shù)可配置、靈活性和可擴(kuò)展性好等特點(diǎn)。
　　本文的主要工作和貢獻(xiàn)有:
　　1、實(shí)現(xiàn)了RISC指令集模擬和加速。本文實(shí)現(xiàn)了RISC指令集中297條指令的功能模擬，并通過(guò)宿主機(jī)代替執(zhí)行的方式，有效實(shí)現(xiàn)了系統(tǒng)調(diào)用處理的過(guò)程。為了提高模擬速度，本文對(duì)指令譯碼過(guò)程進(jìn)行了優(yōu)化，即將指令譯碼信息保存在緩存中，避免對(duì)指令的重復(fù)譯碼。測(cè)試結(jié)果表明，該種優(yōu)

3、化有效的提升了模擬器的運(yùn)行速度。
　　2、存儲(chǔ)模擬和優(yōu)化。本文采用地址映射的方式將目標(biāo)機(jī)的地址空間映射到宿主機(jī)的內(nèi)存空間，從而以一個(gè)連續(xù)的虛存空間來(lái)實(shí)現(xiàn)對(duì)目標(biāo)機(jī)存儲(chǔ)器的建模。為了提高地址轉(zhuǎn)換效率，本文建立了一個(gè)全局軟TLB表，從而達(dá)到提升模擬速度的目的。
　　3、模擬器的測(cè)試。逐條指令測(cè)試以及整體測(cè)試表明，模擬器功能正確；指令翻譯優(yōu)化后模擬器速度提高了約6.50％；存儲(chǔ)模擬優(yōu)化后模擬器速度提升了大約0.95%；綜合兩種優(yōu)化手