提高IC測(cè)試并行度及其程序優(yōu)化的研究.pdf

1、半導(dǎo)體測(cè)試是半導(dǎo)體產(chǎn)業(yè)鏈中不可或缺的一環(huán),它貫穿于從芯片設(shè)計(jì)到大規(guī)模生產(chǎn)的全過(guò)程。隨著對(duì)芯片測(cè)試的重視度的提高,測(cè)試成本所占比重越來(lái)越大。為了達(dá)到節(jié)約成本的目的,提出了測(cè)試并行度的概念,即同時(shí)測(cè)試多顆物料。
　　 首先基于泰瑞達(dá)J750測(cè)試平臺(tái),闡述自動(dòng)測(cè)試機(jī)的原理,并分析了SOC測(cè)試原理及其方法。為了能夠達(dá)到測(cè)試并行度的增加,需要進(jìn)行測(cè)試平臺(tái)的升級(jí)。
　　 其次,重點(diǎn)闡述了測(cè)試并行度轉(zhuǎn)換的方法,并進(jìn)行了測(cè)試軟件和硬件電

2、路改善。為了能夠一次測(cè)試多顆物料,研發(fā)了一種新的測(cè)試同步的方法。其中詳細(xì)介紹了測(cè)試真值表,以及如何利用VB達(dá)到測(cè)試同步的目的。兩種改善方法相互配合,達(dá)到了測(cè)試程序的改善。使得測(cè)試機(jī)從原來(lái)的一次測(cè)一顆芯片增加到現(xiàn)在的一次測(cè)八顆芯片的目的,并行度得到明顯改善,這是此工程改善項(xiàng)目的重點(diǎn)和難點(diǎn)。
　　 再次,重新進(jìn)行了測(cè)試轉(zhuǎn)接板的設(shè)計(jì)。闡述了測(cè)試板設(shè)計(jì)中注意事項(xiàng)及細(xì)節(jié),及其對(duì)測(cè)試穩(wěn)定性的影響,即如何避免測(cè)試中的熱切換,布線的規(guī)則等等。<