高速(200MSPS-300MSPS)數(shù)據(jù)采集卡的研究.pdf

1、現(xiàn)代工業(yè)生產(chǎn)和科學(xué)研究對數(shù)據(jù)采集的要求日益提高，在雷達(dá)、聲納、軟件無線電和瞬態(tài)信號測量等一些高速、高精度的測量中，需要進(jìn)行高速數(shù)據(jù)采集。高速數(shù)據(jù)采集對信號完整性、噪聲干擾、高速布線及數(shù)據(jù)處理和高速實時存儲要求極高，而其應(yīng)用環(huán)境又往往非常復(fù)雜，所以在目前的實際應(yīng)用中，很難實現(xiàn)一種既能進(jìn)行長時間高速數(shù)據(jù)采集、又能進(jìn)行大容量存儲的數(shù)據(jù)采集系統(tǒng)。 在此背景下，本文提出了一種高速數(shù)據(jù)采集及存儲的解決方案，具體研究內(nèi)容如下： 1.系

2、統(tǒng)研究了高速AD 采集電路的工作機(jī)理，對模擬輸入電路、模數(shù)轉(zhuǎn)換電路和數(shù)字輸出電路進(jìn)行硬件設(shè)計，并通過電路搭建組成高速AD 采集電路；研究了高速電路中產(chǎn)生干擾的因素，并通過使用去耦電容、匹配電阻等器件提高了數(shù)據(jù)采集系統(tǒng)的抗干擾性能。最終使數(shù)據(jù)采集系統(tǒng)的采樣速率達(dá)到210MSPS，有效位達(dá)到8.3b。 2. 通過對傳統(tǒng)數(shù)據(jù)存儲方式的研究，提出采用高速FPGA 加嵌入式微處理器作為中央處理器來進(jìn)行高速數(shù)據(jù)傳輸和磁盤陣列數(shù)據(jù)存儲的方案。

3、利用FPGA 完成對數(shù)據(jù)的讀取、分發(fā)和存儲，并利用嵌入式微處理器控制數(shù)據(jù)傳輸?shù)膯雍屯Ｖ?，可以有效提高?shù)據(jù)采集系統(tǒng)的存儲性能，使數(shù)據(jù)采集系統(tǒng)的平均存儲速率提高到200MB/s 以上。 3. 通過分析印制電路板產(chǎn)生噪聲的原因，對電源層進(jìn)行內(nèi)電層分割設(shè)計和對模擬和數(shù)字地線進(jìn)行單點磁珠連接設(shè)計，抑制了不同電源之間產(chǎn)生的電磁干擾和模擬地與數(shù)字地之間產(chǎn)生的串?dāng)_，提高了印制電路板的抗干擾性能。通過構(gòu)建傳輸線串?dāng)_模型，研究了傳輸線串?dāng)_產(chǎn)生的根