一種16位高速A-D轉換器采樣保持電路的設計.pdf

1、不斷發(fā)展的無線通信技術對A/D轉換器的指標要求越來越高，其特別需要具有高AC性能、IF采樣能力和高分辨率寬動態(tài)范圍的A/D轉換器來處理具有很多干擾的IF信號；像成像、頻譜分析和自動測試等應用領域的發(fā)展也推動著高速高精度A/D轉換器的發(fā)展。采樣保持電路位于流水線A/D轉換器的最前端，其采樣速率和精度決定了整個A/D轉換器的速率和分辨率。本文圍繞16位20MSPS流水線A/D轉換器的要求，對采樣保持電路進行了分析和設計。
　　 本文

2、首先簡述了國內外流水線A/D轉換器及采樣保持電路的研究現(xiàn)狀和發(fā)展趨勢；接著詳細地介紹了CMOS采樣保持運算放大器的基本結構、頻率特性與穩(wěn)定性問題、共模反饋電路，以及非線性、轉換和失調等非理想特性；分析了MOS采樣開關溝道電荷注入、時鐘饋通和體效應對采樣保持的影響及相應的解決方法。
　　 本文著重分析了電荷轉移和電容翻轉結構采樣保持電路的閉環(huán)小信號頻率特性，在此基礎上得出了采樣保持電路指標與采樣保持運算放大器指標和輸入寄生電容值、

3、采樣保持電容值和負載電容值之間的約束關系；在比較開環(huán)結構、閉環(huán)結構、電荷轉移和電容翻轉結構采樣保持電路的優(yōu)缺點的基礎上，提出了一種增益可控采樣保持電路的結構；在綜合比較幾種不同結構運算放大器性能的基礎上，給出了滿足設計要求的運算放大器結構，重點分析了自舉共源共柵單元的開環(huán)頻率特性；比較了兩種共模反饋電路的優(yōu)缺點，建立了開關電容共模反饋的離散方程；分析了基本時鐘自舉電路的工作原理，在此基礎上提出了一種新的輸出可控的時鐘自舉電路。
　

4、　 運用標準0.35μm2P4M CMOS工藝提供的PDK和Cadence工具，在電源電壓3.3V下對采樣保持電路進行了仿真和版圖設計。根據(jù)相關采樣原理，仿真了采樣保持電路的瞬態(tài)特性，并對采樣輸出進行了離散Fourier變換，在輸出幅度為2.5Vp-p、采樣頻率fs=20MHz和輸入頻率fin=9.6875MHz、溫度-40～80℃范圍內，采樣保持電路的SFDR大于102dB，增益誤差小于0.12％FS，THD≤-99dB，；版圖面積