超高速A-D轉(zhuǎn)換器集成電路的研究與設(shè)計(jì).pdf

1、隨著半導(dǎo)體工藝的進(jìn)步,CMOS集成電路的工作速度和復(fù)雜度也隨著增加,作為現(xiàn)代電子系統(tǒng)中的關(guān)鍵模塊,模數(shù)轉(zhuǎn)換器(Analog to Digital Converter,ADC)需要具有很高的性能。全并行ADC(Flash ADC)是所有模數(shù)轉(zhuǎn)換器結(jié)構(gòu)中速度最快的也是最簡單的,可以應(yīng)用于超寬帶(Ultra Wide Band,UWB)無線通信系統(tǒng)、磁盤讀取通道(PRML read channel)系統(tǒng)、光盤驅(qū)動器(DVD)、全球衛(wèi)星定位系統(tǒng)

2、(GPS)、高速儀表等要求高速而對分辨率要求不高的場合。
　　本文設(shè)計(jì)了一個分辨率為6比特、采樣速率為1GS/s的超高速模數(shù)轉(zhuǎn)換器。采用無采樣/保持電路的全并行ADC結(jié)構(gòu),整個系統(tǒng)包括電阻階梯、電壓比較器、編碼電路和輸出緩沖電路四個部分。在電路設(shè)計(jì)上,著重對電壓比較器和編碼電路進(jìn)行改進(jìn)和簡化。電阻階梯用來產(chǎn)生63個等間隔的參考電壓,輸入模擬信號以并行的方式與這63個參考電壓同時進(jìn)行比較。比較器采用預(yù)放大級、正反饋判斷級、輸出緩沖級

3、的三級結(jié)構(gòu)。使用交叉耦合對晶體管作為比較器中預(yù)放大器的負(fù)載可以減小輸入電容和獲得較大的帶寬,同時采用自偏置差分放大器作為比較器的輸出緩沖級可以使輸出電平迅速轉(zhuǎn)換到數(shù)字邏輯電平,這有利于提高比較器的速度。在編碼方式上,先將比較器輸出的溫度計(jì)碼轉(zhuǎn)換成格雷碼,最后再將格雷碼轉(zhuǎn)換成二進(jìn)制碼輸出,這不僅能減小ADC的功耗和電路硬件開銷,對比較器中存在的泡沫錯誤和亞穩(wěn)態(tài)效應(yīng)還有很好的抑制作用。
　　本文基于SMIC0.18μm CMOS混合信