用于超高速時間交織A-D轉(zhuǎn)換器的時鐘電路設(shè)計.pdf

1、隨著信息技術(shù)的快速發(fā)展，大量軍民產(chǎn)品對模數(shù)轉(zhuǎn)換器的速度要求越來越高，對超高速模數(shù)轉(zhuǎn)換器的需求越來越迫切，實現(xiàn)超高速的通用方法是采用時間交織技術(shù)。模數(shù)轉(zhuǎn)換器包括采樣保持、量化、編碼、輸出等電路，這些電路模塊在時鐘信號的控制下有序的工作，從而完成信號的轉(zhuǎn)化，時鐘電路的性能直接影響模數(shù)轉(zhuǎn)換器的性能。因此，本文以超高速模數(shù)轉(zhuǎn)換器為背景，重點對應(yīng)用于超高速時間交織A/D轉(zhuǎn)換器的時鐘電路進行研究和設(shè)計。
　　超高速模數(shù)轉(zhuǎn)換器中，輸入時鐘信號通

2、常為正弦信號。輸入時鐘信號需經(jīng)低噪放大器后轉(zhuǎn)換為方波信號，轉(zhuǎn)換輸出的時鐘信號占空比不能精確到50％，且存在大的時鐘抖動，因此，本文設(shè)計一種基于全差分積分器的時鐘穩(wěn)定電路來調(diào)整時鐘占空比并抑制輸出時鐘抖動。
　　時間交織A/D轉(zhuǎn)換器中，通道間采樣時刻的不匹配會引起雜散信號，從而降低時間交織A/D轉(zhuǎn)換器的整體性能。本文提出了兩種校準(zhǔn)采樣時刻誤差的方式：一是通過主采樣時鐘控制產(chǎn)生無相位偏差的采樣時鐘信號，為了校準(zhǔn)主采樣時鐘相位誤差同時降

3、低主采樣時鐘抖動，設(shè)計了主采樣時鐘相位自校準(zhǔn)電路。另一種是通過SPI手動校準(zhǔn)，電路設(shè)計中使用了4個完全相同的8位電流舵D/A轉(zhuǎn)換器，每個D/A轉(zhuǎn)換器獨立控制一路采樣時鐘信號的延遲，實現(xiàn)4路采樣時鐘信號相位的獨立調(diào)整。
　　采用0.18μm SiGe BiCMOS工藝對時鐘電路進行了電路級和版圖級設(shè)計，提取寄生參數(shù)后對電路進行了后仿真。仿真結(jié)果表明，時鐘穩(wěn)定電路可將輸入頻率為2GHz，占空比為20%~80%的輸入方波信號調(diào)整后輸出占