浮點(diǎn)加減法的模擬驗(yàn)證.pdf

1、高精度計(jì)算、圖形加速、數(shù)字信號(hào)處理等應(yīng)用對(duì)浮點(diǎn)處理的要求越來(lái)越高，浮點(diǎn)運(yùn)算單元(FPU)成為當(dāng)代微處理器中一個(gè)重要組成部分。由于集成電路技術(shù)的發(fā)展，芯片的集成密度大大提高。FPU的設(shè)計(jì)是一個(gè)熱點(diǎn)，但對(duì)于FPU的驗(yàn)證總體來(lái)說(shuō)缺乏相應(yīng)的關(guān)注。 本文來(lái)源于西北工業(yè)大學(xué)航空微電子中心所承擔(dān)的“十五”國(guó)防預(yù)研項(xiàng)目，作者參與完成了32位嵌入式RISC微處理器“龍騰R2”的設(shè)計(jì)，該款微處理器在接口和指令集上同PowerPC750處理器完全兼容

2、。本文主要討論其中的加減法運(yùn)算的模擬驗(yàn)證。 論文的主要工作如下：測(cè)試系統(tǒng)的搭建；按照經(jīng)典的黃金模型法搭建了一個(gè)驗(yàn)證平臺(tái)；模型的劃分；將模型分為零次模型，一次模型，和二次模型，并分別產(chǎn)生測(cè)試向量；掩碼約束問(wèn)題的解決；解決掩碼約束是本文的重點(diǎn)。設(shè)計(jì)了兩種定點(diǎn)數(shù)生成器，根據(jù)加法和減法的本身特性按照對(duì)齊位置將加減法分別分為若干類，從而有效地利用了各自的特點(diǎn)，降低了運(yùn)算成本；范圍約束問(wèn)題的解決；解決了以范圍條件為約束的測(cè)試向量產(chǎn)生問(wèn)題。浮