版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、東南大學(xué)碩士學(xué)位論文基于SEP3203和FPGA的ΣΔDAC設(shè)計(jì)與實(shí)現(xiàn)姓名：蘇嵐申請(qǐng)學(xué)位級(jí)別：碩士專(zhuān)業(yè)：微電子與固體電子學(xué)指導(dǎo)教師：時(shí)龍興20070414AbstractAbstractTheadvantageofEmbeddedMPUFIGAdoublekernelhardwarearchitectureisintwo—sideOneisembeddedMPUintegratedplentifulperipheryinterfaces
2、，reducingthepowerconsumptionandprice，andofferingpowerfulhandlingcapacitySotheembeddedMPUbecomesthecontrolkernelofsystemTheotherisFPGAofferingplentifullogicI／O，reconfigurablehardwareproduct，fittingfofvariationalapplicatio
3、nsituationForthermore)thestructureofFPGAissuitforEAconversionbecourse∑Aconversionisnearlyoccurredindi百talfieldDesignZADACbasedollSEP3203processorandFPGAThetypeofFPGAisEPlC6Q240C8FPGAworksunderthecontrolof$EP3203processor
4、ThedigitalpartofDACisimplementedbyFPGA，anditsanalogpartisimplementedbyMAX5102andlowpassfilterSEP3203processorconnectedtoFPGAviaISAbusSRAMinterfacemoduletakeschargeofcommunicationbetwennSEP3203andFPGAThedigitalpartofDACin
5、cludestwomodul器11hevareinterpolationfilterandZAmodulatorInterpolationfilterwhichisusedan8xoversamplingFIRfilerfollowedbya16xholdcircuitrealizes128timesoversamplingInorderteducehardwareresource8xoversamplingFIRfilerisused
6、8branchpolyphasestructureSecondOrderXAmodulatorwitlI6bitquantizationisdesignedbysingleringstructureTheSNRofpassbandisabout120dBThedynamicrangoftheinputtothemodulatorexceeds102dBThesyntheticalresultunderQuartusII51showsth
7、atthedigitalpartofDAConlyuses1l％logicelementsand5％memorybitofEPlC6Q240C8Themostunittousedisadderandthemaximumworkingclockfrequencyis20MHzFinallytestthis藝ADACmoduleonhardwarecircuitboardTheresultshowesthatthisYADACcanachi
8、evetherequirementof20bitdatatransformat48KHzsamplingspeedInorderteducecost，PSmodeisusedtoconfigureCycloneFPGAOnly5secondsisspentforthecompleteconfigurationwhileARMMPUisoperatedon75MHzandtheconfigurationfileis315KBytesKey
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于SEP3203 SOC芯片的USB OTG系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于SEP3203微處理器的FFT系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于SEP3203的氣象數(shù)據(jù)采集系統(tǒng).pdf
- 基于SEP3203微處理器的ASIX WIN的實(shí)現(xiàn)和優(yōu)化.pdf
- 基于SEP3203的高精度數(shù)據(jù)采集系統(tǒng)設(shè)計(jì).pdf
- 基于SEP3203微處理器的金融支付終端的系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于SEP3203的視頻圖像無(wú)線傳輸系統(tǒng)設(shè)計(jì).pdf
- 基于SEP3203微處理器的μC-OS-Ⅱ平臺(tái)的實(shí)現(xiàn)與優(yōu)化.pdf
- 基于SEP3203微處理器的單板機(jī)軟件設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于SEP3203的遠(yuǎn)程網(wǎng)絡(luò)控制電源插座的實(shí)現(xiàn)與優(yōu)化.pdf
- 基于SEP3203處理器的USB HOST的研究與實(shí)現(xiàn).pdf
- 基于SEP3203處理器的μCLinux平臺(tái)的實(shí)現(xiàn)與優(yōu)化.pdf
- 基于SEP3203處理器嵌入式文件存儲(chǔ)的實(shí)現(xiàn).pdf
- 基于SEP3203微處理器的譜分析控制系統(tǒng)的研究與實(shí)現(xiàn).pdf
- 基于SEP3203處理器的ePOS終端教學(xué)實(shí)驗(yàn)平臺(tái)軟件設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于SEP3203嵌入式微處理器的圖形庫(kù)設(shè)計(jì).pdf
- 基于SEP3203微處理器的無(wú)線局域網(wǎng)終端設(shè)計(jì).pdf
- 基于SEP3203的金融IP終端設(shè)備驅(qū)動(dòng)開(kāi)發(fā).pdf
- 基于SEP3203的嵌入式文件系統(tǒng)在MMC卡上的研究與實(shí)現(xiàn).pdf
- 基于SEP3203嵌入式微處理器的USB-HOST驅(qū)動(dòng)的設(shè)計(jì)實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論