基于DSP和FPGA的數(shù)字對(duì)消系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著科技的發(fā)展以及生活的需要，單天線的調(diào)頻連續(xù)波雷達(dá)（FMCW）的應(yīng)用日益廣泛。而隨之而來(lái)的問題是FMCW雷達(dá)的發(fā)射信號(hào)對(duì)接收通道的泄露比較嚴(yán)重，影響制約了它的進(jìn)一步發(fā)展。
　　本文的研究目的為：針對(duì)FMCW雷達(dá)這一突出問題開展研究，將FMCW雷達(dá)發(fā)射端對(duì)接收端的泄漏降到較低的程度。本論文的研究?jī)?nèi)容具有理論基礎(chǔ)及實(shí)踐依據(jù)，具有一定的研究意義和應(yīng)用價(jià)值。解決這一問題，可以使該雷達(dá)的作用距離增加，從而使其應(yīng)用的場(chǎng)合和范圍進(jìn)一步擴(kuò)大。<

2、br>　　本文的主要工作是設(shè)計(jì)開發(fā)一套數(shù)字系統(tǒng)硬件平臺(tái)，并在該數(shù)字系統(tǒng)硬件平臺(tái)上完成對(duì)中頻信號(hào)的采集轉(zhuǎn)換、信號(hào)傳輸、控制及對(duì)消相關(guān)的預(yù)處理算法的FPGA仿真與實(shí)現(xiàn)。從而，根據(jù)當(dāng)前泄漏信號(hào)的幅度、相位信息，實(shí)時(shí)計(jì)算、反饋輸出控制量，對(duì)射頻對(duì)消部分進(jìn)行控制，實(shí)現(xiàn)對(duì)發(fā)射泄露信號(hào)的抑制。
　　首先，本文介紹了該課題的研究目的、研究意義以及國(guó)內(nèi)的研究情況，對(duì)幾種常用的設(shè)計(jì)方案進(jìn)行優(yōu)劣對(duì)比，總結(jié)得出本設(shè)計(jì)所采用的方案，即在傳統(tǒng)的射頻對(duì)消基礎(chǔ)上

3、，加入數(shù)字控制系統(tǒng)，實(shí)現(xiàn)對(duì)射頻對(duì)消模塊精確、自適應(yīng)的控制。
　　其次，本文根據(jù)系統(tǒng)要求的各項(xiàng)技術(shù)指標(biāo)、結(jié)合實(shí)際因素考量，進(jìn)行了數(shù)字系統(tǒng)硬件平臺(tái)各部分功能規(guī)劃。并依據(jù)數(shù)字系統(tǒng)方案，設(shè)計(jì)了一套數(shù)字硬件系統(tǒng)平臺(tái)。該硬件平臺(tái)采用CPCI總線架構(gòu)、DSP+FPGA協(xié)同處理方式，搭配AD、DA、運(yùn)放等外設(shè)模塊共同構(gòu)建完成。
　　再次，本文對(duì)系統(tǒng)所運(yùn)用的信號(hào)處理算法的流程進(jìn)行介紹，對(duì) FPGA端所涉及的能量檢測(cè)算法、數(shù)字下變頻（DDC）等

4、預(yù)處理算法的原理、結(jié)構(gòu)等進(jìn)行介紹。通過MATLAB、ISE等相關(guān)軟件進(jìn)行仿真，并基于FPGA對(duì)上述算法予以實(shí)現(xiàn)。
　　最后，基于PCB高速設(shè)計(jì)準(zhǔn)則實(shí)現(xiàn)該硬件系統(tǒng)平臺(tái)，對(duì)系統(tǒng)各硬件模塊及算法進(jìn)行板級(jí)測(cè)試、驗(yàn)證，并結(jié)合射頻部分進(jìn)行聯(lián)合測(cè)試，完成對(duì)系統(tǒng)整體的功能驗(yàn)證。聯(lián)調(diào)結(jié)果表明：加入數(shù)字系統(tǒng)后，泄露信號(hào)功率下降。結(jié)合環(huán)形器隔離度，整個(gè)系統(tǒng)在以9.41GHz為中心頻率的300MHz帶寬范圍內(nèi)，進(jìn)行逐個(gè)單頻點(diǎn)的測(cè)試，幾乎均可實(shí)現(xiàn)對(duì)消70d