SM8260應用驗證硬件平臺設計與實現(xiàn).pdf

1、CPU芯片應用驗證是CPU設計過程中保證其可靠性的重要環(huán)節(jié)。隨著芯片規(guī)模不斷擴大，復雜度不斷提高，驗證成為現(xiàn)代化芯片設計中的一個重要瓶頸。本課題旨在設計SM8260應用驗證硬件平臺系統(tǒng)，以便在該平臺上對芯片的功能、性能、電氣參數(shù)、適應性指標和軟件兼容性從應用的角度進行測試和驗證。 論文首先分析了國內外CPU芯片驗證的現(xiàn)狀及主要驗證方法。接著介紹了待測CPU芯片SM8260的體系結構，主要包含G2核、系統(tǒng)接口單元(SIU)、通信處

2、理模塊(CPM)。然后重點闡述了CPU芯片應用驗證硬件平臺的總體設計方案，對該應用驗證測試平臺硬件部分的具體實現(xiàn)進行了詳細的論述，給出了基本的硬件電路，完成了8層PCB板的布線。此硬件平臺主要包括SM8260基本系統(tǒng)、二級緩存(L2Cache)設計、通信接口單元設計和FPGA設計。最后闡述了SM8260 L1Cache及L2 Cache初始化過程，對Cache性能進行了評測，分析了測試結果。 由于此測試平臺己具備一些外圍設備接口