信號完整性仿真自動化技術(shù)研究及報告生成設(shè)計策略.pdf

1、隨著集成電路輸出開關(guān)速度的提高以及印刷電路板(PCB)密度的增加，信號完整性問題已經(jīng)成為高速PCB設(shè)計必須關(guān)心的迥題之一。因此，在高速．PCB設(shè)計流程中引入信號完整性仿真分析工具成為必然。 然而現(xiàn)有的EDA仿真分析工具在進(jìn)行仿真時仍然無法盡如人意。譬如在仿真結(jié)果的輸出與保存等方面缺乏自動化，目前的仿真結(jié)果依然要由仿真人員手動保存到仿真報告中去，占用了仿真人員大量的時間，直接影響了PCB板的仿真效率。 本文正是從這些問題入

2、手，通過編程實現(xiàn)的方式對Cadence的信號完整性仿真功能進(jìn)行二次開發(fā)，從而實現(xiàn)了信號完整性仿真的自動化。 論文首先介紹了信號完整性的概念及其自動化的原理和實現(xiàn)，接著著重介紹了報告輸出模塊的開發(fā)細(xì)節(jié)和所涉及的關(guān)鍵技術(shù)，然后簡單講述了信號完整性仿真自動化軟件與Cadence的通信技術(shù)，最后在此基礎(chǔ)上對整個課題所完成的工作進(jìn)行了總結(jié)，并對未來進(jìn)一步的發(fā)展作出了展望。 目前，該軟件在項目委托方進(jìn)行一定范圍內(nèi)的試用，并獲得好評。