高速數(shù)字電路信號(hào)完整性仿真設(shè)計(jì)與驗(yàn)證.pdf

1、在高速數(shù)字電路系統(tǒng)中，由于高速時(shí)鐘和數(shù)據(jù)傳輸速率使信號(hào)在印刷電路板(PCB)互連線上的正確傳輸愈來(lái)愈難以保證，這對(duì)系統(tǒng)的時(shí)序設(shè)計(jì)和PCB設(shè)計(jì)提出了苛刻的要求，高速電路系統(tǒng)的信號(hào)完整性成為影響PCB投板成功率的重要因素之一。因此，在高速數(shù)字電路系統(tǒng)的設(shè)計(jì)中，信號(hào)完整性分析成為系統(tǒng)設(shè)計(jì)的主要手段。
　　本文首先介紹了高速信號(hào)以及信號(hào)完整性的基本概念，對(duì)反射、串?dāng)_兩大信號(hào)完整性問(wèn)題進(jìn)行深入分析。其次詳細(xì)闡述了使用CADENCE軟件進(jìn)行高

2、速PCB仿真設(shè)計(jì)的流程以及仿真使用的模型。接著對(duì)一個(gè)具體的MHL高速數(shù)字電路系統(tǒng)進(jìn)行信號(hào)完整性仿真設(shè)計(jì)。在設(shè)計(jì)過(guò)程中，首先分析了MHL高速數(shù)字電路系統(tǒng)的框架、原理，給出電路系統(tǒng)原理圖，對(duì)電路涉及的主要芯片進(jìn)行正確的建模后，通過(guò)前仿真可以發(fā)現(xiàn)并解決原理圖設(shè)計(jì)不當(dāng)產(chǎn)生的問(wèn)題；其次對(duì)布線后的PCB進(jìn)行后仿真，通過(guò)端接匹配以及調(diào)整布線解決了布線不當(dāng)產(chǎn)生的反射和串?dāng)_問(wèn)題；然后對(duì)整板PCB進(jìn)行板級(jí)仿真，驗(yàn)證最終PCB可達(dá)到的數(shù)據(jù)傳輸速率，并進(jìn)行微調(diào)

3、整；最后使用高速眼圖的方法對(duì)投板后的實(shí)際PCB進(jìn)行驗(yàn)證，證明經(jīng)過(guò)高速PCB仿真設(shè)計(jì)的MHL高速數(shù)字電路可以保持高速信號(hào)的信號(hào)完整性，從而保證3.5GHz速率的數(shù)據(jù)能夠高質(zhì)量傳輸。
　　本文根據(jù)一個(gè)高速數(shù)字電路的設(shè)計(jì)給出了高速PCB信號(hào)完整性仿真分析與優(yōu)化的方法和流程，可以減小設(shè)計(jì)修改和制作的次數(shù)，提高實(shí)際的PCB設(shè)計(jì)質(zhì)量，降低設(shè)計(jì)風(fēng)險(xiǎn)，從而使產(chǎn)品以最快的速度最小的成本進(jìn)入市場(chǎng)，獲得更多的利潤(rùn)。這對(duì)實(shí)際工作中的高速PCB的設(shè)計(jì)具有一