高速數(shù)字測(cè)試模塊——信號(hào)完整性仿真及底層驅(qū)動(dòng)設(shè)計(jì).pdf

1、隨著科學(xué)技術(shù)的發(fā)展對(duì)電子測(cè)量與儀器的要求越來(lái)越高。在數(shù)據(jù)域測(cè)試中，傳統(tǒng)的測(cè)試方法是采用數(shù)字信號(hào)發(fā)生器提供激勵(lì)，使用邏輯分析儀采集響應(yīng)數(shù)據(jù)。但邏輯分析儀是采用快速捕捉，慢速回放處理方式，難以實(shí)現(xiàn)實(shí)時(shí)處理，更難以實(shí)現(xiàn)數(shù)字信號(hào)發(fā)生器和邏輯分析儀復(fù)雜的實(shí)時(shí)聯(lián)動(dòng)配合，所以現(xiàn)代數(shù)字測(cè)試系統(tǒng)中需要功能更為強(qiáng)大的高速數(shù)字測(cè)試儀器。本實(shí)驗(yàn)室設(shè)計(jì)實(shí)現(xiàn)了高速數(shù)字測(cè)試模塊，該模塊是采用VXI總線結(jié)構(gòu)的儀器，具備以下功能：多通道，高速度；同時(shí)具備產(chǎn)生激勵(lì)信號(hào)和采

2、集響應(yīng)數(shù)據(jù)的能力；能夠通過(guò)編程在激勵(lì)和響應(yīng)之間建立起因果聯(lián)系，使整個(gè)測(cè)試過(guò)程體現(xiàn)出一定的智能性，大大提高測(cè)試系統(tǒng)的自動(dòng)化程度；具有實(shí)時(shí)比較，實(shí)時(shí)跳轉(zhuǎn)，單步，暫停，觸發(fā)等功能，使測(cè)試過(guò)程更加快速和靈活。
　　本論文根據(jù)自己在該項(xiàng)目中所承擔(dān)的任務(wù)，主要從以下兩方面加以陳述：
　　一、信號(hào)完整性仿真。該測(cè)試模塊較傳統(tǒng)數(shù)字測(cè)試儀器，芯片內(nèi)部、芯片之間以及電路板間相互通信時(shí)的數(shù)據(jù)速率都有大幅度的提高。數(shù)據(jù)速率的提高導(dǎo)致數(shù)字信號(hào)的上升沿

3、和下降沿時(shí)間不斷縮短、脈寬變窄和周期減小，從而使數(shù)字信號(hào)在傳輸過(guò)程中出現(xiàn)毛刺、扭曲和擴(kuò)展等畸變現(xiàn)象。為實(shí)現(xiàn)數(shù)字信號(hào)在片內(nèi)、板內(nèi)和板間的高速傳輸，必須解決這些畸變，這就是大家通常所說(shuō)的信號(hào)完整性。本課題的任務(wù)之一是設(shè)計(jì)并實(shí)現(xiàn)高速數(shù)字信號(hào)在板內(nèi)和板間傳輸?shù)膶?shí)驗(yàn)驗(yàn)證系統(tǒng)?？偨Y(jié)了解決反射、串?dāng)_和同步開(kāi)關(guān)噪聲的方案或措施以及探討高速數(shù)字電路設(shè)計(jì)中進(jìn)行信號(hào)完整性仿真分析的策略。
　　二、PowerPC底層驅(qū)動(dòng)設(shè)計(jì)。論文課題在認(rèn)真深入地調(diào)研了國(guó)