應(yīng)用于數(shù)字視頻接收器的低功耗高速流水線模數(shù)轉(zhuǎn)換器的研究.pdf

1、隨著數(shù)字機(jī)頂盒、數(shù)字高清電視和液晶平板電視的迅猛發(fā)展，日常消費(fèi)電子產(chǎn)品中的數(shù)字視頻解調(diào)接收器和視頻圖像處理信號(hào)接收前端的重要模塊一模數(shù)轉(zhuǎn)換器的應(yīng)用越來(lái)越廣泛，而且隨著整機(jī)產(chǎn)品的功能和性能要求越來(lái)越高，功耗低面積小的數(shù)字視頻片上系統(tǒng)(soc)單芯片已經(jīng)成為10位分辨率、多通道模數(shù)轉(zhuǎn)換器的主要應(yīng)用芯片，例如3通道采集RGB和YUV信號(hào)的視頻模擬前端。但是由于片上系統(tǒng)單芯片集成了大量的模擬電路和數(shù)字邏輯電路，內(nèi)部時(shí)鐘頻率也非常高，因此導(dǎo)致電路

2、噪聲偏大，影響模數(shù)轉(zhuǎn)換器的性能。如何使模數(shù)轉(zhuǎn)換器既擁有較強(qiáng)的抗干擾能力，同時(shí)達(dá)到低功耗的要求，越來(lái)越成為模擬集成電路研究的熱點(diǎn)和難點(diǎn)。 論文主要研究了兼容0．18um1．8V標(biāo)準(zhǔn)數(shù)字邏輯cMOS工藝應(yīng)用于數(shù)字視頻領(lǐng)域的流水線模數(shù)轉(zhuǎn)換器，通過(guò)matlab的分析和優(yōu)化，建立了系統(tǒng)級(jí)的設(shè)計(jì)框架，然后根據(jù)系統(tǒng)需求的采樣率、輸出分辨率等要求計(jì)算出影響模數(shù)轉(zhuǎn)換器性能參數(shù)的限制指標(biāo)。再根據(jù)工藝參數(shù)和EDA工具設(shè)計(jì)出了晶體管級(jí)電路并進(jìn)行了全電路

3、性能仿真。最后設(shè)計(jì)了整個(gè)模數(shù)轉(zhuǎn)換器和測(cè)試芯片的布局及版圖，完成了整個(gè)芯片設(shè)計(jì)的全部流程。期間主要的研究成果和工作有以下幾個(gè)方面： (1)一般流水線模數(shù)轉(zhuǎn)換器常用的動(dòng)態(tài)比較器需要從外部輸入?yún)⒖荚磁c輸入信號(hào)進(jìn)行比較然后輸出數(shù)字域的結(jié)果，而本文提出的無(wú)輸入?yún)⒖荚磩?dòng)態(tài)比較器不需要在比較器之外引入?yún)⒖荚炊抢帽容^器輸入對(duì)管的差別產(chǎn)生比較閾值，這樣減輕了參考源驅(qū)動(dòng)電路的負(fù)載，排除了外部電路對(duì)動(dòng)態(tài)比較器組成的子模數(shù)轉(zhuǎn)換器模塊的干擾，另外減少

4、了外部引入?yún)⒖荚醋呔€的數(shù)量進(jìn)而減小了硅面積。 (2)論文設(shè)計(jì)的低功耗高速模數(shù)轉(zhuǎn)換器使用了1．8V電源，為了減少開(kāi)關(guān)電容電路采樣的信號(hào)失真，提出了一種新型的開(kāi)關(guān)柵增壓電路，使得信號(hào)開(kāi)關(guān)器件的柵電壓與輸入信號(hào)無(wú)關(guān)，保持開(kāi)關(guān)的導(dǎo)通電阻是常數(shù)，而且在增壓傳輸路徑中的開(kāi)關(guān)導(dǎo)通電阻也與信號(hào)無(wú)關(guān)，從而降低了信號(hào)的諧波失真，提高了電路的動(dòng)態(tài)范圍。此外，所有的NMOS開(kāi)關(guān)電路的襯底始終接在電路的最低電平上，這樣就使該電路可以在普通的0．18um1

5、．8V數(shù)字標(biāo)準(zhǔn)邏輯cMOs工藝上實(shí)現(xiàn)，從而降低了芯片制造成本。 (3)雖然流水線模數(shù)轉(zhuǎn)換器的冗余位數(shù)字校正(RSD)能夠消除一定的誤差，但是在低電壓應(yīng)用中，由于信號(hào)輸入幅度相對(duì)較高，因此冗余校正后的誤差仍較大，為了保證整個(gè)模數(shù)轉(zhuǎn)換器依然有良好的線性度和良好的信噪比，論文提出了內(nèi)插冗余校正技術(shù)。該技術(shù)的原理是：由于根據(jù)系統(tǒng)定義的噪聲限制指標(biāo)和制造工廠提供的工藝匹配參數(shù)可以計(jì)算出第f級(jí)之后插入一級(jí)冗余校正級(jí)。因此內(nèi)插冗余校正級(jí)可以把

6、第f級(jí)的輸出大于正常輸入范圍數(shù)倍之內(nèi)的信號(hào)做為輸入(主要是第l級(jí)到第f級(jí)累積的誤差并被MDAC電路放大引起的)然后輸出時(shí)校正到后級(jí)能接受的正常輸入范圍，這樣就可以避免最終模數(shù)轉(zhuǎn)換器輸出鉗位和飽和引起整個(gè)ADC的線性度和動(dòng)態(tài)范圍的下降。 (4)為了兼容標(biāo)準(zhǔn)數(shù)字邏輯工藝，MDAC中沒(méi)有使用線性度較高的MiM電容，而是選擇了三明治式金屬層間電容(stackcapacitor)，這需要通過(guò)仔細(xì)提取金屬層間電容的寄生參數(shù)以確保電容的線性度

7、能保證整個(gè)ADc的性能。 (5)為了優(yōu)化電路的功耗和面積，論文設(shè)計(jì)的流水線模數(shù)轉(zhuǎn)換器采用了運(yùn)算放大器復(fù)用技術(shù)，這樣可以讓相鄰的兩個(gè)MDAc共用一個(gè)運(yùn)算放大器，有效地降低了功耗和面積。 論文進(jìn)行了兩次硅實(shí)驗(yàn)，實(shí)驗(yàn)一是使用0．5um2層多晶硅3層金屬CMOs混合信號(hào)工藝實(shí)現(xiàn)了1MHz采樣的10位流水線模數(shù)轉(zhuǎn)換器電路，驗(yàn)證滿足靜態(tài)參數(shù)特性和動(dòng)態(tài)參數(shù)性能的設(shè)計(jì)方法；實(shí)驗(yàn)二是使用0．18um1．8V單層多晶硅6層金屬標(biāo)準(zhǔn)邏輯工藝實(shí)

8、現(xiàn)了100MHz采樣的10位流水線模數(shù)轉(zhuǎn)換器。在模數(shù)轉(zhuǎn)換器的測(cè)試方面主要設(shè)計(jì)了高速電路應(yīng)用的PcB板和整個(gè)測(cè)試平臺(tái)環(huán)境搭建。實(shí)驗(yàn)一和實(shí)驗(yàn)二的DNL分別為0．71LsB和O．47LsB；INL分別為0．8LSB和0．55LsB；實(shí)現(xiàn)的有效位(ENOB)分別為9．7位(1MHz采樣)和93位(100MHz采樣)；芯片面積分別為1．7mm2和0．98mm2；功耗分別為45mW和63mw，其中實(shí)驗(yàn)二的功耗優(yōu)質(zhì)因子(FOM)和面積優(yōu)質(zhì)因子(FOM