集成處理器仿真平臺SOPC系統(tǒng)可測性方法研究.pdf_第1頁
已閱讀1頁，還剩78頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、集成處理器是一種將信息的采集、處理、存儲、發(fā)送等多項功能集于一體的多功能專用信息處理器，擁有穩(wěn)定性高、可靠性良好等多項優(yōu)點。SOPC(System On a Programmable Chip)技術體現了模塊化可重用的設計思想，并且軟硬件皆可編，導致其擁有強大而靈活地設計能力。借助 SOPC技術，用戶可以快速地搭建一個穩(wěn)定、可靠而又功能強大地集成處理器仿真平臺。
　　盡管SOPC技術已被廣泛地應用到系統(tǒng)設計當中，但是當前針對SOP

2、C系統(tǒng)可測性問題的研究卻相當少，目前絕大部分研究集中在 SOPC技術應用上。SOPC與SoC系統(tǒng)在設計理念及設計方法上存在許多相似之處。借鑒 SoC系統(tǒng)的可測性設計，本文提出一套針對SOPC系統(tǒng)的可測性設計方法。SOPC系統(tǒng)的測試結構可以分成三部分：測試封裝設計、測試訪問機制和測試調度。
　　本文首先提出一種基于平均值余量的Wrapper掃描鏈平衡算法用于解決測試封裝設計中的掃描鏈平衡問題。算法通過合理地組合IP核的內部掃描鏈，盡

3、量縮短最長掃描鏈長度，使得 IP核的測試時間得以縮短。以 ITC'02 Test Benchmarks內所有測試集為對象完成的仿真實驗證明本算法能極其有效地通過掃描鏈平衡設計縮短IP核測試時間。
　　針對測試調度問題，本文提出一種基于矩形裝箱模型的測試調度算法。該算法將IP核TAM帶寬類比成矩形高度，將 IP核測試時間類比成矩形長度，測試調度相當于將一系列矩形放到一個高度一定的箱體當中，使得箱體的總長度最小。針對集成處理器仿真平臺

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論