高速Q(mào)AM解調(diào)器的算法及VLSI實現(xiàn)研究.pdf_第1頁
已閱讀1頁，還剩106頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、本文主要研究高速Q(mào)AM解調(diào)器的算法及其VLSI結(jié)構(gòu)優(yōu)化與實現(xiàn)。本文的解調(diào)算法采用全數(shù)字實現(xiàn)，保證了算法的穩(wěn)定性，同時對算法進行改進提高了性能。在完成解調(diào)算法到VLSI結(jié)構(gòu)的映射過程中，綜合考慮了電路的面積、速度與功耗，優(yōu)化了整體性能。 本文系統(tǒng)分析了全數(shù)字QAM解調(diào)器的體系結(jié)構(gòu)，首先研究了QAM解調(diào)器中決定性能的四個關(guān)鍵環(huán)路，并分析這四個關(guān)鍵環(huán)路之間的相互影響；分析了影響QAM解調(diào)算法性能的關(guān)鍵因素，在此基礎(chǔ)上著重研究了載波頻偏

2、與信道失真的重要影響，提出一種結(jié)合均衡的載波恢復(fù)混合算法與結(jié)構(gòu)；分析了傳輸信道對QAM解調(diào)器性能的影響，提出了一種改進的雙模式自適應(yīng)均衡算法，使均衡器可在各種信道情況下獲得穩(wěn)定的性能；對自適應(yīng)均衡器的抽頭部分以及抽頭系數(shù)更新部分分別進行了優(yōu)化設(shè)計，顯著減少了芯片面積；完成了高速Q(mào)AM解調(diào)器算法的FPGA及VLSI芯片設(shè)計，芯片采用SMIC0.25μmCMOS混合信號工藝制造。論文給出了芯片的測試驗證方案，對芯片測試結(jié)果的分析表明，該芯片

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論