高速數(shù)字解調(diào)器定時及載波同步技術(shù)研究與實現(xiàn).pdf

1、數(shù)字通信技術(shù)的不斷發(fā)展，使得對數(shù)據(jù)傳輸速率的需求以摩爾定律的方式增長。對高碼率解調(diào)，目前的串行解調(diào)方式已經(jīng)難以滿足要求。因此，迫切需要對高速解調(diào)器的并行解調(diào)架構(gòu)以及并行定時同步、載波同步等關(guān)鍵技術(shù)的進(jìn)行研究，為高速數(shù)據(jù)解調(diào)提供可靠的理論依據(jù)和實現(xiàn)手段。
　　本文首先從設(shè)計要求出發(fā)，構(gòu)建了基于APRX(All-Digital Parallel Receiver)的頻域并行高速解調(diào)架構(gòu)，闡述了高速解調(diào)器的總體工作流程。接著對流程中定時

2、同步和載波同步兩個關(guān)鍵技術(shù)進(jìn)行需求分析。
　　對于定時同步，通過分析早遲門、Gardner、O&M算法優(yōu)缺點，選用了具有無偏估計性質(zhì)且易于FPGA實現(xiàn)的O&M算法作為定時誤差估計算法，仿真分析了算法中符號累積長度，推導(dǎo)得出了定時誤差估計及頻域校正的FPGA并行實現(xiàn)結(jié)構(gòu)，并給出了實現(xiàn)電路和邏輯仿真。MATLAB仿真結(jié)果表明，并行定時同步算法對載波頻偏相偏不敏感，能以捕獲后0.1％的抖動實現(xiàn)定時同步，且適用于QAM/PSK調(diào)制信號。<

3、br>　　對載波同步，在傳統(tǒng)面向判決法和極性判決法的基礎(chǔ)上，構(gòu)建了一種高效的雙模載波同步算法。捕獲階段采用鑒頻鑒相法(PFD)完成對頻偏的快速捕獲，跟蹤階段則切換到相位抖動較小的鑒相（PD）算法，從而解決相位抖動和收斂速度間的矛盾。在邏輯設(shè)計中添加增益調(diào)節(jié)電路實現(xiàn)對信號幅值的歸一化處理；設(shè)計了載波同步的并行實現(xiàn)結(jié)構(gòu)，提出了QAM/PSK信號PD判決模塊的簡易實現(xiàn)算法，介紹了PD判決模塊、DDS模塊和狀態(tài)轉(zhuǎn)換模塊的邏輯實現(xiàn)電路，并給出了相

4、應(yīng)的邏輯仿真。最后通過MATLAB仿真，驗證了雙模載波同步算法具有較大的頻率捕獲范圍和較小的相位跟蹤誤差的特點，且該算法適用于QAM/PSK調(diào)制信號。
　　最后，給出了測試平臺，并對其關(guān)鍵器件進(jìn)行了選型介紹。分別在MATLAB定點輸入和實際AD采樣數(shù)據(jù)輸入情況下，對定時同步和載波同步進(jìn)行了功能測試。結(jié)果表明，并行定時同步能獲得最大信噪比的符號峰值點數(shù)據(jù)，且固定出現(xiàn)在第一路；并行載波同步能實現(xiàn)101KHz MHz??的頻偏捕獲，滿足