基于ΣΔ調(diào)制的鎖相小數(shù)頻率合成.pdf

1、隨著無(wú)線通信系統(tǒng)的發(fā)展和微處理器工作頻率的提高，對(duì)頻率合成器的要求也越來(lái)越高。在頻率合成方面，目前應(yīng)用最廣泛的方法是使用鎖相環(huán)來(lái)實(shí)現(xiàn)。在研究和工程實(shí)踐中，鎖相頻率合成器也不斷發(fā)展。為了解決捕獲時(shí)間與頻率分辨率之間的矛盾，產(chǎn)生了小數(shù)頻率合成器。為了降低小數(shù)分頻中嚴(yán)重的相位雜散的問(wèn)題，∑△調(diào)制技術(shù)也被引入了鎖相頻率合成器中，從而產(chǎn)生了基于∑△調(diào)制的鎖相小數(shù)頻率合成器。 本文研究了鎖相頻率合成器的基本結(jié)構(gòu)介紹了各個(gè)組成模塊的基本特點(diǎn)和

2、對(duì)相位噪聲的影響。在此基礎(chǔ)上，介紹了小數(shù)分頻頻率合成器的實(shí)現(xiàn)方法和對(duì)相位噪聲的處理。 本文還研究了∑△調(diào)制器的基本結(jié)構(gòu)和噪聲特性，使用matlab建立了∑△調(diào)制器的分析模型，重點(diǎn)研究了其噪聲整形特性和不同過(guò)采樣率對(duì)信噪比的影響。 本文使用全數(shù)字的設(shè)計(jì)方法實(shí)現(xiàn)了一個(gè)適用于鎖相小數(shù)頻率合成的∑△調(diào)制器IP核的設(shè)計(jì)。在TSMC0.18μmCMOS工藝下完成了電路的邏輯綜合和版圖設(shè)計(jì)，時(shí)鐘頻率為50MHz，版圖面積為0.074m