高速互連設(shè)計(jì)中噪聲的抑制研究.pdf

1、集成電路工藝發(fā)展到超深亞微米技術(shù)后，大規(guī)模集成芯片的工作頻率越來越高，芯片內(nèi)部的布局布線密度不斷增大，高速互連中的信號(hào)噪聲干擾日趨嚴(yán)重。如何抑制高速電路中的各類信號(hào)噪聲確保傳輸信號(hào)的完整成了廣大集成電路設(shè)計(jì)者必須面對(duì)的問題。
　　 本論文課題的研究是基于信號(hào)完整性理論，主要運(yùn)用Ansoft公司的高頻結(jié)構(gòu)模擬器HFSS工具軟件進(jìn)行仿真研究。
　　 互連傳輸線是芯片中連接電路和結(jié)構(gòu)的最基本線路單元，不同的互連長度在不同的頻率

2、內(nèi)表現(xiàn)出不同的特性，傳輸線的建模是必不可少的。本文首先從傳輸線的建模入手，介紹了理想無損傳輸線和有損傳輸線的模型建立方法；接著深入分析了反射噪聲和串?dāng)_噪聲的產(chǎn)生機(jī)理，提出了不同情況下消除反射的端接匹配策略；運(yùn)用Ansoft仿真工具分析研究了不同防護(hù)布線結(jié)構(gòu)對(duì)減少串?dāng)_的作用，得出了使用防護(hù)線來抑制串?dāng)_噪聲的布線規(guī)則；
　　 同步開關(guān)噪聲是影響信號(hào)完整性的重要因素之一，尤其在當(dāng)前集成電路系統(tǒng)日漸向高速、大規(guī)模、組件化方向發(fā)展時(shí)，同步

3、開關(guān)噪聲問題變得更加突出。因此在新一代高速集成電路及微電子系統(tǒng)的設(shè)計(jì)中，必須考慮電源/接地系統(tǒng)對(duì)高速電路系統(tǒng)的影響，并采取一定措施抑制它。
　　 去耦電容的使用可以為返回電流提供更短的路徑，這樣就降低電感并阻止了返回路徑的不連續(xù)從而降低SSN，但是由于電容封裝本身的寄生電感使得電容的作用范圍十分有限。雖然平面電容也能提供很好的去耦，但是由于平面電容容值很小，所以作用也相對(duì)有限。通過分析同步開關(guān)噪聲產(chǎn)生的機(jī)制和研究平面波導(dǎo)的諧振特