高速PCB電路中噪聲抑制的分析與研究.pdf

1、隨著數(shù)字電路時鐘頻率的日益提高,由互連線引發(fā)的信號完整性問題已日益凸顯,特別是噪聲問題,如同步開關(guān)噪聲、振鈴和電源反彈噪聲等,對高速數(shù)字系統(tǒng)造成了嚴(yán)重的影響。
　　本文基于上述現(xiàn)象的研究,首先闡述了高速電路中的信號完整性基本理論,分析了高速電路上反射、串?dāng)_、電源噪聲和電磁干擾問題的產(chǎn)生機理,然后通過仿真驗證一些常見的減弱或消除上述幾種噪聲的方法,并重點介紹了電磁帶隙結(jié)構(gòu)抑制同步開關(guān)噪聲的方法。針對現(xiàn)有方法的缺點和不足,創(chuàng)新性地提出

2、了一種垂直級聯(lián)共面型電磁帶隙結(jié)構(gòu)的方法,得到新型的電磁帶隙結(jié)構(gòu)。通過軟件仿真以及實物加工測試,采用垂直級聯(lián)方法得到的新型電磁帶隙結(jié)構(gòu)在-30dB的帶隙抑制深度下能夠?qū)崿F(xiàn)超帶寬的噪聲抑制能力。同時進(jìn)行時域眼圖仿真,仿真測試結(jié)果表明該結(jié)構(gòu)在高速電路中能夠滿足信號完整性的要求,使得新型的電磁帶隙結(jié)構(gòu)可以被應(yīng)用于高速電路板設(shè)計中進(jìn)行同步開關(guān)噪聲的抑制。通過垂直級聯(lián)不同類型的共面型電磁帶隙結(jié)構(gòu)能夠得到不同的新型電磁帶隙結(jié)構(gòu),該垂直級聯(lián)的方法能夠為