基于FPGA的同步數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì).pdf

1、數(shù)字復(fù)接技術(shù)是數(shù)字通信網(wǎng)的一項(xiàng)重要技術(shù)，能夠?qū)⑷舾陕返退傩盘?hào)合并為一路高速信號(hào)，進(jìn)而提高傳輸效率。應(yīng)用可編程邏輯門陣列(FPGA)芯片實(shí)現(xiàn)復(fù)接系統(tǒng)便于修改電路結(jié)構(gòu)，增強(qiáng)設(shè)計(jì)的靈活性，并且節(jié)約了系統(tǒng)資源。 本文基于FPGA的同步數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)與建模，首先介紹了EDA技術(shù)及其發(fā)展，然后對(duì)數(shù)字復(fù)接技術(shù)的基木原理進(jìn)行說明，采用自頂向下的數(shù)字系統(tǒng)建模思路，提出了基于FPGA的同步數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)方法，詳細(xì)介紹了同步數(shù)字復(fù)接器和同步數(shù)

2、字分接器各組成模塊的設(shè)計(jì)過程及具體功能，并闡述其設(shè)計(jì)思想，重點(diǎn)分析了數(shù)字分接模塊中幀同步電路和鎖相環(huán)提取位同步電路的實(shí)現(xiàn)方法，給出了在Quartus II環(huán)境下的仿真結(jié)果，并對(duì)仿真波形進(jìn)行分析說明。本文設(shè)計(jì)的數(shù)字復(fù)接系統(tǒng)的主要功能是在復(fù)接端將四個(gè)支路的25Mbps數(shù)據(jù)通過正碼速調(diào)整技術(shù)，將其合路成一路100 Mbps的高速數(shù)據(jù)流，在分接端又將此高速數(shù)據(jù)流恢復(fù)成原來的四路25Mbps的數(shù)據(jù)。整個(gè)系統(tǒng)的功能在EDA技術(shù)開發(fā)平臺(tái)上均調(diào)試通過，