版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、數(shù)字復(fù)接就是依據(jù)時(shí)分復(fù)用原理完成數(shù)碼合并的一種技術(shù)。在數(shù)字通信網(wǎng)中,數(shù)字復(fù)接不僅僅是與信源編碼、數(shù)字傳輸、數(shù)字交換相并列的專門技術(shù),而且還是網(wǎng)同步中的幀調(diào)整、線路集中器中的線路復(fù)用及數(shù)字交換中的時(shí)分接續(xù)等技術(shù)的基礎(chǔ)。近年來,隨著用戶需求的變化和傳輸技術(shù)的發(fā)展,光通信領(lǐng)域的準(zhǔn)同步數(shù)字系列(Plesiochronous Digital Hierarchy,簡稱PDH)正逐漸被同步數(shù)字系列(Synchronous Digital Hierar
2、chy,簡稱SDH)所取代,但是PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對客戶不同需要設(shè)計(jì)不同的方案,在某些特定的接入場合(例如對傳輸容量需求不大)仍具有一定優(yōu)勢。論文對準(zhǔn)同步數(shù)字復(fù)接和分接關(guān)鍵技術(shù)進(jìn)行了深入的研究,根據(jù)現(xiàn)實(shí)需要,設(shè)計(jì)了一個(gè)四路E1(歐洲的30路脈沖編碼調(diào)制,或稱基群,速率2.048Mbps)/E2(二次群,速率8.448Mbps)準(zhǔn)同步數(shù)字復(fù)接系統(tǒng)的FPGA方案,其主要功能可由單片F(xiàn)PGA實(shí)現(xiàn),該解決方案
3、在集成度、功耗、成本以及靈活性等方面都具有明顯的優(yōu)勢。本文首先簡要概述了數(shù)字復(fù)接技術(shù)的發(fā)展現(xiàn)狀,以及現(xiàn)場可編程門陣列FPGA在通信領(lǐng)域的應(yīng)用優(yōu)勢?;跀?shù)字復(fù)接的原理,并根據(jù)設(shè)計(jì)目標(biāo),確立了適合本課題的準(zhǔn)同步數(shù)字復(fù)接系統(tǒng)方案。其次,詳細(xì)描述了系統(tǒng)復(fù)接端和分接端各單元電路,包括HDB3編/譯碼,正碼速調(diào)整/恢復(fù),位同步、幀同步信號提取,E1/E2信號復(fù)接和分接的設(shè)計(jì)思想及實(shí)現(xiàn)方法。重點(diǎn)介紹了作為準(zhǔn)同步復(fù)接核心部分的正碼速調(diào)整/恢復(fù)模塊,對該
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于fpga的同步數(shù)字復(fù)接器設(shè)計(jì)
- 基于FPGA的數(shù)字復(fù)接技術(shù)的研究.pdf
- 基于FPGA的同步數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì).pdf
- 基于單片F(xiàn)PGA的數(shù)字復(fù)接系統(tǒng)設(shè)計(jì).pdf
- 用FPGA實(shí)現(xiàn)數(shù)字復(fù)接.pdf
- 基于FPGA的E1誤碼測試技術(shù)研究.pdf
- 基于FPGA和PCI的數(shù)字復(fù)分接設(shè)計(jì).pdf
- 數(shù)字復(fù)接器的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 數(shù)字復(fù)接以及網(wǎng)絡(luò)同步講稿
- 基于ieee802.16e的同步技術(shù)研究
- E1-CT-BUS幀調(diào)整技術(shù)的FPGA實(shí)現(xiàn).pdf
- 1《a o e》同步練習(xí)
- 基于ieee802.16e的mimoofdm系統(tǒng)同步技術(shù)的研究
- 基于FPGA的PCI-E1接口設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的多路復(fù)接器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 多業(yè)務(wù)數(shù)字復(fù)接分接技術(shù)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- e2-e1-e1cb-雙分子消除反應(yīng)
- 基于ieee802.16e標(biāo)準(zhǔn)的定時(shí)同步技術(shù)研究
- e2-e1-e1cb-雙分子消除反應(yīng)
- 基于ieee802.16e的ofdma系統(tǒng)同步技術(shù)研究
評論
0/150
提交評論