嵌入式系統(tǒng)中的實時性研究.pdf

1、隨著嵌入式技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)得到了廣泛的應(yīng)用。尤其是在實時監(jiān)控領(lǐng)域中，往往把嵌入式系統(tǒng)與計算機(jī)網(wǎng)絡(luò)結(jié)合組成實時測控網(wǎng)絡(luò)。在這種測控網(wǎng)絡(luò)中，數(shù)據(jù)通信的實時性是最重要的問題。嵌入式設(shè)備自身資源有限使得其不能像普通PC機(jī)那樣完全依靠提高自身的性能來提高實時性，傳統(tǒng)的網(wǎng)絡(luò)技術(shù)把大量的精力花在保證數(shù)據(jù)傳送的可靠性上，降低了數(shù)據(jù)傳遞的實時性，因此也不能一成不變的應(yīng)用到嵌入式測控系統(tǒng)中。如何在現(xiàn)有的技術(shù)上進(jìn)行改進(jìn)，使其適合于嵌入式測控系統(tǒng)的應(yīng)

2、用成為了現(xiàn)在研究的熱點問題。 本文的主要內(nèi)容包括以下幾個方面： 首先，提出了在嵌入式系統(tǒng)中使用多處理器結(jié)構(gòu)。在集成電路技術(shù)飛速發(fā)展的今天，處理器的性能已經(jīng)發(fā)展到一個相對比較高的高度，單純依靠提高處理器的性能來提高系統(tǒng)的實時性已經(jīng)不足夠，所以本文提出了一種新的架構(gòu)，在系統(tǒng)中使用多處理器來共同協(xié)作完成任務(wù)，當(dāng)數(shù)據(jù)到達(dá)時，由數(shù)據(jù)包分發(fā)處理器分發(fā)給處理數(shù)據(jù)包處理器，多個處理數(shù)據(jù)包處理器是對稱的均可平等的處理數(shù)據(jù)，以達(dá)到提高系統(tǒng)的

3、實時性的目的。 其次，提出了一種TCP擁塞控制算法的改進(jìn)方案。傳統(tǒng)的TCP擁塞控制把大量的精力花在了保證數(shù)據(jù)傳送的可靠性以及數(shù)據(jù)流量控制等細(xì)節(jié)上，降低了實時性，并不適合在嵌入式系統(tǒng)中使用。本文在分析現(xiàn)有TCP擁塞控制算法的基礎(chǔ)上，提出了一種TCP擁塞控制算法的改進(jìn)方案。在該改進(jìn)方案中，首先把數(shù)據(jù)包賦予不同的優(yōu)先級，其優(yōu)先級共有三級，是根據(jù)數(shù)據(jù)包的重要程度、數(shù)據(jù)包的長度和數(shù)據(jù)包的等待時間這三個參數(shù)來確定的。確定好優(yōu)先級的數(shù)據(jù)包排隊

4、等待處理，并對其隊長設(shè)定三個閾值，當(dāng)達(dá)到第一個閾值時表明開始發(fā)生擁塞，開始丟棄低優(yōu)先級的數(shù)據(jù)包，若丟包速度小于數(shù)據(jù)到達(dá)的速度則隊長繼續(xù)增加，當(dāng)達(dá)到第二個閾值時，開始丟棄中優(yōu)先級的數(shù)據(jù)包，同理當(dāng)隊長繼續(xù)增加到第三個閾值時，開始丟棄高優(yōu)先級的數(shù)據(jù)包。仿真實驗表明本改進(jìn)算法的實時性大大高于傳統(tǒng)的擁塞控制算法并且會保證高優(yōu)先級的數(shù)據(jù)包優(yōu)先處理。 最后，提出了一種嵌入式系統(tǒng)中數(shù)據(jù)流連接查詢的優(yōu)化算法。在嵌入式系統(tǒng)中采集數(shù)據(jù)是以數(shù)據(jù)流的形式