基于SVA功能驗(yàn)證方法的中斷延遲控制器和GPIO的驗(yàn)證研究.pdf

1、隨著集成電路一直在向高性能、高集成度、低功耗的 SoC方向發(fā)展，功能驗(yàn)證在設(shè)計(jì)開(kāi)發(fā)過(guò)程中變得越來(lái)越復(fù)雜和越來(lái)越重要。傳統(tǒng)的驗(yàn)證技術(shù)和方法在開(kāi)發(fā)周期，驗(yàn)證效率以及驗(yàn)證平臺(tái)的可觀性、可控性和可復(fù)用性等方面的表現(xiàn)已經(jīng)不能夠滿足當(dāng)前的需求。伴隨著電子設(shè)計(jì)自動(dòng)化技術(shù)的快速發(fā)展，各種各樣的新型的驗(yàn)證技術(shù)和方法就如何提高驗(yàn)證效率，縮短開(kāi)發(fā)周期以及開(kāi)發(fā)可移植的驗(yàn)證組件和環(huán)境等方面做了很多的探索，他們已經(jīng)在諸多方面彌補(bǔ)了傳統(tǒng)驗(yàn)證技術(shù)和方法的不足。

2、　　本文基于斷言驗(yàn)證方法，主要研究了System Verilog Assertion的功能驗(yàn)證技術(shù)在實(shí)際項(xiàng)目中的應(yīng)用。根據(jù)SVA的語(yǔ)言與驗(yàn)證技術(shù)特點(diǎn)，分析闡述了其在驗(yàn)證環(huán)境開(kāi)發(fā)和使用過(guò)程中的優(yōu)勢(shì)。針對(duì)中斷延遲控制器，提出了一個(gè)單靠形式化方法的功能驗(yàn)證設(shè)計(jì)方案，根據(jù)其功能規(guī)范的要求，使用SVA編寫了用于斷言和假設(shè)的屬性，通過(guò)Jasper形式驗(yàn)證技術(shù)，實(shí)現(xiàn)了驗(yàn)證平臺(tái)的搭建以及完成了該模塊的功能驗(yàn)證工作。該方法在保證驗(yàn)證質(zhì)量的同時(shí)有效的縮短了

3、開(kāi)發(fā)周期，提高了驗(yàn)證效率。另外，基于當(dāng)前流行的 OVM驗(yàn)證方法學(xué)對(duì)通用輸入輸出控制模塊提出了一種斷言覆蓋率驅(qū)動(dòng)的驗(yàn)證設(shè)計(jì)方案，在 OVM類庫(kù)的基礎(chǔ)上實(shí)現(xiàn)了用于待測(cè)設(shè)計(jì)的OVC組件，通過(guò)斷言模塊的功能檢測(cè)和覆蓋率分析搭建了一個(gè)完整的驗(yàn)證平臺(tái)，實(shí)現(xiàn)了一個(gè)高層次化，高覆蓋率，可復(fù)用性強(qiáng)的驗(yàn)證環(huán)境。
　　本文研究開(kāi)發(fā)的驗(yàn)證環(huán)境和平臺(tái)成功的完成了待測(cè)設(shè)計(jì)的功能驗(yàn)證，并已經(jīng)應(yīng)用到實(shí)際的項(xiàng)目中。中斷延遲控制器的形式化驗(yàn)證方法已經(jīng)推廣到其他相似功