基于SVA功能驗證方法的中斷延遲控制器和GPIO的驗證研究.pdf

1、隨著集成電路一直在向高性能、高集成度、低功耗的 SoC方向發(fā)展，功能驗證在設(shè)計開發(fā)過程中變得越來越復雜和越來越重要。傳統(tǒng)的驗證技術(shù)和方法在開發(fā)周期，驗證效率以及驗證平臺的可觀性、可控性和可復用性等方面的表現(xiàn)已經(jīng)不能夠滿足當前的需求。伴隨著電子設(shè)計自動化技術(shù)的快速發(fā)展，各種各樣的新型的驗證技術(shù)和方法就如何提高驗證效率，縮短開發(fā)周期以及開發(fā)可移植的驗證組件和環(huán)境等方面做了很多的探索，他們已經(jīng)在諸多方面彌補了傳統(tǒng)驗證技術(shù)和方法的不足。

2、　　本文基于斷言驗證方法，主要研究了System Verilog Assertion的功能驗證技術(shù)在實際項目中的應(yīng)用。根據(jù)SVA的語言與驗證技術(shù)特點，分析闡述了其在驗證環(huán)境開發(fā)和使用過程中的優(yōu)勢。針對中斷延遲控制器，提出了一個單靠形式化方法的功能驗證設(shè)計方案，根據(jù)其功能規(guī)范的要求，使用SVA編寫了用于斷言和假設(shè)的屬性，通過Jasper形式驗證技術(shù)，實現(xiàn)了驗證平臺的搭建以及完成了該模塊的功能驗證工作。該方法在保證驗證質(zhì)量的同時有效的縮短了

3、開發(fā)周期，提高了驗證效率。另外，基于當前流行的 OVM驗證方法學對通用輸入輸出控制模塊提出了一種斷言覆蓋率驅(qū)動的驗證設(shè)計方案，在 OVM類庫的基礎(chǔ)上實現(xiàn)了用于待測設(shè)計的OVC組件，通過斷言模塊的功能檢測和覆蓋率分析搭建了一個完整的驗證平臺，實現(xiàn)了一個高層次化，高覆蓋率，可復用性強的驗證環(huán)境。
　　本文研究開發(fā)的驗證環(huán)境和平臺成功的完成了待測設(shè)計的功能驗證，并已經(jīng)應(yīng)用到實際的項目中。中斷延遲控制器的形式化驗證方法已經(jīng)推廣到其他相似功