對講機收發(fā)芯片數(shù)字模塊可測性設計及接口電路的驗證研究.pdf

1、現(xiàn)代集成電路設計中，芯片的規(guī)模和復雜程度呈指數(shù)增加，為了保證所設計芯片功能的正確性和制造的完備性，需要比以往更多的時間和人力，困難度大幅增加。而目前功能驗證能力已經(jīng)遠遠落后于設計能力，功能驗證已成為大規(guī)模芯片設計的瓶頸，它造成了芯片測試困難度的增加。另一方面，集成電路硅工藝本身由于摻雜不均和雜質(zhì)等因素造成制造過程中出現(xiàn)缺陷，使得芯片測試異常。近年來，在驗證方面的改進主要體現(xiàn)在產(chǎn)生了基于System Verilog的一些新驗證方法，比如基

2、于斷言的驗證、可約束的隨機激勵等。而制造測試隨著可測性設計(DFT)的引入，大大簡化了芯片由于制造過程中因自身缺陷而進行的復雜調(diào)試。 在充分的文獻調(diào)研基礎上，本文研究內(nèi)容和取得成果如下： 1.本論文首先介紹了一種新型的基于斷言和可約束隨機激勵的驗證方法，其次利用基于System Verilog的驗證平臺對一款SRT3700對講機芯片數(shù)字音頻接口電路進行了詳細的驗證，驗證環(huán)境為ModelSim6.2g、Debussy和Pe

3、rl；對接口電路編寫了196個測試案例，可覆蓋各種情況；使用Matlab和ModelSim對接口模塊中的速率轉(zhuǎn)換器進行了協(xié)同驗證，充分驗證了該模塊的功能正確性。 2.在可測性設計方面，本文研究了主流的可測性技術，結(jié)合項目的具體要求，完成了對SRT3700整個數(shù)字核心的全掃描DFT設計，包括設計了數(shù)字模塊的測試環(huán)、修改了時鐘生成模塊、預留了測試擴展端口等。掃描綜合使用了Cadence公司的RTL Compiler，使用Mentor