對(duì)講機(jī)收發(fā)芯片數(shù)字模塊可測(cè)性設(shè)計(jì)及接口電路的驗(yàn)證研究.pdf

1、現(xiàn)代集成電路設(shè)計(jì)中，芯片的規(guī)模和復(fù)雜程度呈指數(shù)增加，為了保證所設(shè)計(jì)芯片功能的正確性和制造的完備性，需要比以往更多的時(shí)間和人力，困難度大幅增加。而目前功能驗(yàn)證能力已經(jīng)遠(yuǎn)遠(yuǎn)落后于設(shè)計(jì)能力，功能驗(yàn)證已成為大規(guī)模芯片設(shè)計(jì)的瓶頸，它造成了芯片測(cè)試?yán)щy度的增加。另一方面，集成電路硅工藝本身由于摻雜不均和雜質(zhì)等因素造成制造過(guò)程中出現(xiàn)缺陷，使得芯片測(cè)試異常。近年來(lái)，在驗(yàn)證方面的改進(jìn)主要體現(xiàn)在產(chǎn)生了基于System Verilog的一些新驗(yàn)證方法，比如基

2、于斷言的驗(yàn)證、可約束的隨機(jī)激勵(lì)等。而制造測(cè)試隨著可測(cè)性設(shè)計(jì)(DFT)的引入，大大簡(jiǎn)化了芯片由于制造過(guò)程中因自身缺陷而進(jìn)行的復(fù)雜調(diào)試。 在充分的文獻(xiàn)調(diào)研基礎(chǔ)上，本文研究?jī)?nèi)容和取得成果如下： 1.本論文首先介紹了一種新型的基于斷言和可約束隨機(jī)激勵(lì)的驗(yàn)證方法，其次利用基于System Verilog的驗(yàn)證平臺(tái)對(duì)一款SRT3700對(duì)講機(jī)芯片數(shù)字音頻接口電路進(jìn)行了詳細(xì)的驗(yàn)證，驗(yàn)證環(huán)境為ModelSim6.2g、Debussy和Pe

3、rl；對(duì)接口電路編寫(xiě)了196個(gè)測(cè)試案例，可覆蓋各種情況；使用Matlab和ModelSim對(duì)接口模塊中的速率轉(zhuǎn)換器進(jìn)行了協(xié)同驗(yàn)證，充分驗(yàn)證了該模塊的功能正確性。 2.在可測(cè)性設(shè)計(jì)方面，本文研究了主流的可測(cè)性技術(shù)，結(jié)合項(xiàng)目的具體要求，完成了對(duì)SRT3700整個(gè)數(shù)字核心的全掃描DFT設(shè)計(jì)，包括設(shè)計(jì)了數(shù)字模塊的測(cè)試環(huán)、修改了時(shí)鐘生成模塊、預(yù)留了測(cè)試擴(kuò)展端口等。掃描綜合使用了Cadence公司的RTL Compiler，使用Mentor