基于邊界掃描測試的USB下載接口電路設(shè)計(jì)及實(shí)現(xiàn).pdf_第1頁
已閱讀1頁，還剩73頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、隨著片上系統(tǒng)(SOC，SystemOnChip)時(shí)代的到來，包括復(fù)雜可編程邏輯器件(CPLD，ComplexProgrammableLogicDevice)和現(xiàn)場可編程門陣列(FPGA，F(xiàn)ieldProgrammableGateArray)的可編程邏輯器件，具有系統(tǒng)內(nèi)可再編程的獨(dú)特優(yōu)點(diǎn)，應(yīng)用越來越廣泛。這也給用于可編程邏輯器件編程的下載電纜提出了更高的要求。 本論文研究基于IEEE1149.1標(biāo)準(zhǔn)的USB下載接口電路的設(shè)計(jì)及實(shí)現(xiàn)

2、。接口電路的邏輯設(shè)計(jì)采用硬件描述語言VerilogHDL，先借助ModelSim軟件進(jìn)行功能仿真驗(yàn)證，在QuartusⅡ4.0的集成開發(fā)環(huán)境中完成綜合、布局布線并提取元器件和網(wǎng)線上的實(shí)際延遲信息后，再借助ModelSim軟件進(jìn)行時(shí)序仿真驗(yàn)證。接口電路的硬件設(shè)計(jì)使用protel99軟件，完成硬件的原理圖和PCB設(shè)計(jì)。 在接口邏輯設(shè)計(jì)中，首先分析IEEE1149.1標(biāo)準(zhǔn)和USB協(xié)議，理解邊界掃描測試和USB數(shù)據(jù)傳輸?shù)墓ぷ鞣绞?，然后?/p>

3、對Altera公司的FPGA器件Cyclone，通過分析它的邊界掃描測試結(jié)構(gòu)和各種JTAG指令，研究它的編程過程和編程特點(diǎn)，并提出設(shè)計(jì)方案。用VerilogHDL實(shí)現(xiàn)邏輯設(shè)計(jì)，進(jìn)行并行I/O口和JTAG之間數(shù)據(jù)的轉(zhuǎn)換，并通過了功能仿真和時(shí)序仿真。 在接口電路硬件設(shè)計(jì)中，選用FTDI公司的USB控制芯片F(xiàn)T245BM，實(shí)現(xiàn)USB物理層和鏈路層協(xié)議的解析，Altera的可編程邏輯器件EPM7064實(shí)現(xiàn)接口邏輯。最后把邏輯設(shè)計(jì)下載到E

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論