信號(hào)子空間分解的FPGA實(shí)現(xiàn).pdf

1、本文主要研究了MUSIC算法在一個(gè)四陣元的均勻線陣的測(cè)向系統(tǒng)上的FPGA實(shí)現(xiàn)問題： (1)本文針對(duì)現(xiàn)有基于FPGA實(shí)現(xiàn)特征值分解(EVD)的算法的不足，提出更適合FPGA實(shí)現(xiàn)特征值分解的MC-Jacobi算法。MC-Jacobi算法增加了特征值分解的并行性，因此特征值分解的時(shí)間只有原算法的1/3。 (2)本文給出基于MC-Jacobi算法的EVD模塊框圖，采用VHDL語言進(jìn)行RTL級(jí)描述，并進(jìn)行功能仿真和時(shí)序仿真；在建立

2、FPGA硬件測(cè)試模型后，在開發(fā)板上進(jìn)行硬件測(cè)試。 (3)本文給出MUSIC算法中協(xié)方差模塊和譜峰搜索模塊的FPGA解決方案，給出了硬件實(shí)現(xiàn)框圖，用VHDL進(jìn)行RTL級(jí)描述，進(jìn)行了軟件仿真、硬件測(cè)試。 (4)本文對(duì)MUSIC算法的各模塊進(jìn)行了互連調(diào)試工作。 當(dāng)采用了Altera公司Cyclone系列的FPGA實(shí)現(xiàn)MUSIC算法時(shí)，單次運(yùn)算時(shí)間在20us以內(nèi)。與基于PDSP設(shè)計(jì)的MUSIC專用處理器相比，時(shí)間減少2個(gè)