版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、本文介紹了一種24位x24位+48位(飽和運(yùn)算)單元(MAC)的設(shè)計(jì),在本文設(shè)計(jì)的飽和MAC單元中,主要包括乘法器、加法器、飽和處理三部分設(shè)計(jì)。在乘法器的設(shè)計(jì)中,采用改進(jìn)的booth算法(MBA)來減少部分積的數(shù)目,用由壓縮器(compressor)組成的華萊士樹(Wallacetree)將產(chǎn)生的部分積相加。為了進(jìn)一步提高M(jìn)AC單元的速度,將被加數(shù)作為乘法器的一個(gè)部分積參與到華萊士樹陣列中完成乘加運(yùn)算,采用分組的超前進(jìn)位加法器作為乘法器
2、的最終加法器??紤]到乘加運(yùn)算過程中會(huì)發(fā)生溢出,增加了飽和檢測(cè)和飽和值修正邏輯來進(jìn)行飽和處理。飽和MAC單元采用SMIC0.186層金屬連線,全手工方式進(jìn)行整個(gè)版圖的設(shè)計(jì),物理版圖尺寸為:679.2μmx132.5μm(0.0896平方毫米)。作為比較,利用synopsys的DC工具綜合了一個(gè)基于標(biāo)準(zhǔn)單元的飽和MAC單元。用nanosim+VCS協(xié)同仿真方法對(duì)電路進(jìn)行仿真的結(jié)果表明,本飽和MAC單元最壞路徑延遲為3.01ns,與基于標(biāo)準(zhǔn)單
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- java實(shí)現(xiàn)矩陣的加,減,乘,轉(zhuǎn)置運(yùn)算
- 《乘加、乘減》教學(xué)設(shè)計(jì)
- 乘加、乘減教學(xué)設(shè)計(jì)
- M-DSP中定點(diǎn)乘加部件的設(shè)計(jì)驗(yàn)證與優(yōu)化.pdf
- 余數(shù)系統(tǒng)中模加和模乘單元的設(shè)計(jì).pdf
- 乘加、乘減教學(xué)設(shè)計(jì)
- 余數(shù)系統(tǒng)中模加和模乘單元設(shè)計(jì).pdf
- 余數(shù)系統(tǒng)中模加和模乘單元設(shè)計(jì)
- X-DSPBSU運(yùn)算單元的驗(yàn)證與優(yōu)化.pdf
- M-DSP定點(diǎn)運(yùn)算單元及混洗單元的設(shè)計(jì)驗(yàn)證與優(yōu)化.pdf
- 《乘加乘減》
- (教學(xué)設(shè)計(jì))乘加、乘減——相關(guān)鏈接
- 乘加和乘減
- 《乘加乘減》教案
- 《乘加、乘減》說課稿
- 乘加乘減的口算練習(xí)
- 余數(shù)系統(tǒng)檢測(cè)單元與運(yùn)算單元的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 乘加乘減教案
- 乘加乘減的教學(xué)設(shè)計(jì)及反思(良好作品)
- 支持多模浮點(diǎn)乘加器的設(shè)計(jì)與實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論