高性能微處理器浮點乘加單元的研究.pdf

1、浮點運算中，使用頻率最高的兩種典型操作分別是浮點乘法和浮點加法。浮點融合乘加單元（FMA）因其一條指令能同時完成浮點乘加操作這一明顯的優(yōu)勢，使計算機浮點計算性能得以顯著的提升。然而，在進行獨立的浮點加法和浮點乘法運算時，浮點融合乘加單元則會增加對其獨立運算的操作延時，對性能產(chǎn)生影響。因此，分別浮點融合乘加器和分離浮點乘加器進行研究具有重要的現(xiàn)實意義。
　　本文分別對浮點融合乘加（FMA）單元和分離浮點乘加單元進行了設(shè)計與實現(xiàn)。對兩

2、種浮點乘加單元的優(yōu)缺點進行了分析，旨在實現(xiàn)面向高性能計算的高性能浮點乘加單元。通過對浮點運算中浮點乘加單元以及關(guān)鍵模塊的研究與分析，并對兩種結(jié)構(gòu)的單元加以實現(xiàn)并進行驗證比較，本文研究內(nèi)容主要包括如下幾點：
　　1)對浮點融合乘加單元以及分離浮點乘加單元的整體架構(gòu)以及關(guān)鍵模塊進行了較為深入的研究與分析，并對兩種架構(gòu)的乘加單元的相關(guān)技術(shù)進行了說明。
　　2)對浮點融合乘加結(jié)構(gòu)（FMA）單元采用七棧流水進行了實現(xiàn)，并對FMA單元的

3、部分子模塊的實現(xiàn)進行了說明，完成對整個單元的RTL級建模以及模擬驗證。能實現(xiàn)單/雙精度浮點乘加、浮點加/減法、浮點乘法等操作。對于 LZA算法進行研究，采用基于monotonic string轉(zhuǎn)換的前導(dǎo)零檢測算法，并對前導(dǎo)零預(yù)測器中誤差檢測修正邏輯進行優(yōu)化，提高其并行性。
　　3)采用帶進位修正結(jié)構(gòu)的乘法陣列；對于浮點融合乘加結(jié)構(gòu)中加法器設(shè)計采用循環(huán)進位（EAC）加法器加以實現(xiàn)，有效提高其執(zhí)行效率。
　　4)分析了分離浮點乘

4、加單元的總體結(jié)構(gòu)，并對浮點乘法和浮點加法采用“4+4”級流水結(jié)構(gòu)加以實現(xiàn)。完成了對整個分離浮點乘加單元的RTL級建模以及模擬驗證。實現(xiàn)了浮點乘法與浮點加法的通路分離。
　　5)分離浮點融合乘加結(jié)構(gòu)中，對于加法部分的設(shè)計采用雙通路的思想進行實現(xiàn)，將其分為FPath通路和NPath通路，使關(guān)鍵路徑上的延遲減少。
　　綜上所述，本文基于浮點運算中浮點乘加對運算性能的的重要影響，對浮點融合乘加單元以及分離浮點乘加單元進行了研究比較，