可重用性驗證IP設計技術研究.pdf

1、在集成電路快速發(fā)展的趨勢下，系統(tǒng)芯片逐漸成為現(xiàn)實。隨著系統(tǒng)芯片的設計規(guī)模和復雜度的不斷提升，其驗證已經(jīng)成為了芯片設計中的瓶頸，大約占整個芯片設計的70％，甚至更多。因此在降低設計費用的同時，還要盡可能地降低驗證費用。當今的系統(tǒng)芯片中，片上重用的IP模塊數(shù)越來越多，如何快速的驗證這些IP模塊和整個系統(tǒng)已經(jīng)成為系統(tǒng)芯片驗證的難點和熱點。 首先，本文介紹了系統(tǒng)芯片驗證所面臨的問題和挑戰(zhàn)，然后詳細闡述了驗證IP所基于的先進驗證方法學：基

2、于事務的驗證和覆蓋率驅動的可約束隨機驗證等。以此為基礎，提出了一種新的自頂向下的可重用性驗證IP設計方案，并結合具體項目詳細介紹采用這種方案設計的可重用性驗證IP。設計出的驗證IP為衡量整個芯片驗證的完整性提供了明確的指標，有一套完備的解決方案，并且跨越從架構建模到模塊設計再到全系統(tǒng)芯片驗證的整個驗證過程。本論文主要的創(chuàng)新之處主要體現(xiàn)在以下兩點： 1)結合當今先進的驗證技術，提出一種自頂向下的事務級驗證IP設計方案； 2