超深亞微米集成電路可制造性驗(yàn)證與設(shè)計技術(shù)研究.pdf

1、當(dāng)集成電路生產(chǎn)工藝發(fā)展到納米級時,利用現(xiàn)有的曝光設(shè)備(248nm和193nm),由于所謂的光學(xué)鄰近效應(yīng),集成電路制造廠商已經(jīng)無法制造出滿足電路功能要求的產(chǎn)品.在波長更小的光刻系統(tǒng)出現(xiàn)前,為了能利用現(xiàn)有設(shè)備解決集成電路的可制造性問題,工業(yè)界提出了對掩模作預(yù)失真(光學(xué)鄰近校正)和在掩模上加相位轉(zhuǎn)移模(移相掩模)等的掩模校正方法.這些校正方法的基本目的都是為了在已有的生產(chǎn)工藝設(shè)備基礎(chǔ)上制造出更小的特征尺寸,以使硅片上得到的圖形和設(shè)計的版圖相一

2、致.然而,由于在當(dāng)前的集成電路設(shè)計流中,在設(shè)計出的版圖送到制造廠商前,電路的設(shè)計者并沒有考慮版圖對光學(xué)鄰近校正和交替移相掩模的友好性問題,這使得版圖中的一些圖形由于周圍條件的限制,如無法充分進(jìn)行光學(xué)鄰近校正,無法進(jìn)行交替移相掩模的處理等,從而使得版圖設(shè)計即使進(jìn)行了校正處理,還存在大量光刻故障的可能性.因此,為了提高成品率,對版圖的可制造性驗(yàn)證就是非常必要的工作.由于光學(xué)鄰近校正和交替移相掩模已經(jīng)成為最主要的掩模校正方法,因此該文主要針對

3、這兩種方法進(jìn)行可制造性的驗(yàn)證和設(shè)計.該文主要包括兩部分,第一部分主要介紹了光學(xué)鄰近校正的原理,光刻模擬算法和光學(xué)鄰近校正的實(shí)現(xiàn),并且基于軟件Nanoscope對一些進(jìn)行過光學(xué)鄰近校正處理的設(shè)計進(jìn)行可制造性檢查,并對結(jié)果進(jìn)行總結(jié).第二部分針對由傳統(tǒng)方法設(shè)計出的版圖不能滿足交替移相掩模要求的問題,介紹了一種基于標(biāo)準(zhǔn)單元的交替移相掩模可制造性驗(yàn)證與設(shè)計的算法,包括針對暗場和亮場兩種不同環(huán)境版圖的算法.用這種方法對版圖進(jìn)行檢查,可以找到標(biāo)準(zhǔn)單元