全數(shù)字鎖相環(huán)抖動和相位噪聲的研究.pdf

1、由于高性能、低成本已成為SoC設計的主要挑戰(zhàn)，作為片上時鐘發(fā)生器的鎖相環(huán)設計變得非常關鍵。全數(shù)字鎖相環(huán)由于在工藝上與數(shù)字電路兼容、低成本而獲得了廣泛應用。隨著SoC集成度的提高，越來越多的數(shù)字電路集成在同一塊芯片內，導致襯底耦合噪聲越來越大;同時隨著CMOS工藝的迅速發(fā)展，電源電壓越來越低，電源噪聲的影響越來越嚴重。由于全數(shù)字鎖相環(huán)采用的是環(huán)形數(shù)控振蕩器結構，其抗電源噪聲和襯底噪聲能力較弱，導致輸出時鐘抖動和相位噪聲比較大，全數(shù)字鎖相環(huán)

2、的抖動和相位噪聲的研究已經(jīng)成為重點和難點。
　　 本文的主要工作包括:1）改進了基于電源噪聲的環(huán)形振蕩器噪聲模型:推導出電源噪聲引起環(huán)形振蕩器抖動和相位噪聲的計算模型，使之適合各個頻率段的電源噪聲引起的抖動和相位噪聲計算。仿真和測試都驗證了該理論推導的正確性。2）改進了基于襯底噪聲的環(huán)形振蕩器噪聲模型:提出襯底噪聲計算模型，并推導出環(huán)形振蕩器由于襯底噪聲引起的抖動和相位噪聲。發(fā)現(xiàn)翻轉時間越長，襯底噪聲引起的抖動越大;由襯底噪聲引

3、起的相位噪聲呈現(xiàn)-40dB/decade特性。仿真和測試都驗證了該理論推導的可行性和準確性。3）對全數(shù)字鎖相環(huán)的相位噪聲和抖動進行了研究:研究表明，與模擬鎖相環(huán)帶外相位噪聲的-20dB/decade特性不同，全數(shù)字鎖相環(huán)由于受到數(shù)字電路翻轉引入的襯底噪聲影響，窄帶和寬帶全數(shù)字鎖相環(huán)的相位噪聲曲線差別較大，寬帶相噪曲線呈現(xiàn)-40dB/decade特性，而窄帶相噪曲線則呈現(xiàn)-20dB/decade特性，并且有兩個小的凸起;研究還表明，電源噪

4、聲引起全數(shù)字鎖相環(huán)的抖動與噪聲頻率密切相關，當電源噪聲頻率是輸出時鐘的整數(shù)倍時，抖動值最小。4）設計了兩個不同帶寬的全數(shù)字鎖相環(huán)，并進行了抖動和相位噪聲的仿真、測試工作，驗證了相位噪聲和抖動理論推導的可行性和正確性。5）設計了一款分辨率為10ps的線性數(shù)控振蕩器。
　　 本文采用SMIC0.13μmCMOS標準工藝，設計了兩個不同帶寬的全數(shù)字鎖相環(huán)，寬帶鎖相環(huán)的帶寬為2MHz，窄帶鎖相環(huán)的帶寬為300KHz。由于控制信號較多，導

5、致I/OPAD多，面積也劇增，芯片面積為1.572mm×1.571mm。測試結果表明，全數(shù)字鎖相環(huán)的輸出頻率范圍為200MHz～500MHz。當輸出時鐘為200MHz，未加入電源噪聲時，寬帶全數(shù)字鎖相環(huán)的RMS抖動為90ps，而窄帶全數(shù)字鎖相環(huán)的RMS抖動為11.6ps。1.2V電源加入頻率可調的噪聲干擾，抖動值與噪聲頻率密切相關。當電源噪聲頻率為40MHz時，RMS抖動值高達140ps;當電源噪聲頻率為200MHz時，RMS抖動值為4