

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、分類號(hào):]7峭觀密級(jí):⑧單位代碼:10422學(xué)號(hào):ⅪJ2Jf占lz∥礞力番SHANDoNGUNIVERSITY碩士學(xué)位論文ThesisforMasterDegreeit≥3ClN用于禹蓮撼D酌鎖相嶠咤腺彬蚪陽擬一協(xié)咩她。蒯岬搠槲倒厶蛐e作者姓名亟草蘋一培養(yǎng)單位籃。亙揖猛魚豳益出專業(yè)名稱4盍至曼4盍良矬煎。指導(dǎo)教師紐重。塑)皴——合作導(dǎo)師!圣丕j功I歹年午月萬日山東大學(xué)碩士學(xué)位論文目錄摘要。IABSTRACTII第一章緒論l11鎖相環(huán)的發(fā)
2、展歷程和研究現(xiàn)狀112鎖相環(huán)的應(yīng)用213高速接口514研究意義615本論文的工作及后續(xù)章節(jié)安排7第二章協(xié)議標(biāo)準(zhǔn)及鎖相環(huán)理論821HDMl20接口標(biāo)準(zhǔn)822鎖相環(huán)基本概念及分類823電荷泵鎖相環(huán)各組成模塊及原理9231鑒頻鑒相器的原理10232電荷泵的原理13233環(huán)路濾波器的原理15234壓控振蕩器的原理17235分頻器的原理19236LDO的原理2124鎖相環(huán)的數(shù)學(xué)模型2125鎖相環(huán)的性能指標(biāo)23251鎖相環(huán)的噪聲指標(biāo)23252鎖定時(shí)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速鎖相環(huán)電路的研究與設(shè)計(jì).pdf
- 高速SERDES接口建模與鎖相環(huán)設(shè)計(jì).pdf
- 用于JESD204B接口的CMOS鎖相環(huán)電路.pdf
- 應(yīng)用于高速串行接口的高性能鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 用于時(shí)鐘產(chǎn)生電路的延遲鎖相環(huán)的研究與設(shè)計(jì).pdf
- 應(yīng)用于高速電路中的電荷泵鎖相環(huán)設(shè)計(jì).pdf
- 高速鎖相環(huán)集成電路芯片的設(shè)計(jì).pdf
- 高速鎖相環(huán)的研究與設(shè)計(jì)設(shè)計(jì)
- 高速SerDes芯片中鎖相環(huán)電路的研究.pdf
- 用于時(shí)鐘信號(hào)發(fā)生的鎖相環(huán)電路的設(shè)計(jì).pdf
- 高速低抖動(dòng)CMOS鎖相環(huán)電路設(shè)計(jì).pdf
- 高速低相噪鎖相環(huán)研究與設(shè)計(jì).pdf
- 改進(jìn)的用于FPGA的數(shù)字鎖相環(huán)電路設(shè)計(jì).pdf
- X波段鎖相環(huán)電路的設(shè)計(jì).pdf
- 用于高速ADC時(shí)鐘系統(tǒng)的高性能鎖相環(huán)研究.pdf
- 全數(shù)字鎖相環(huán)電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 應(yīng)用于鎖相環(huán)的低功耗帶隙基準(zhǔn)電路研究與設(shè)計(jì).pdf
- 應(yīng)用于FPGA的鎖相環(huán)設(shè)計(jì)研究.pdf
- 鎖相環(huán)BIST測(cè)試電路設(shè)計(jì).pdf
- 一種全差分高速鎖相環(huán)電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論