一種可配置的采樣保持電路設(shè)計(jì)與研究.pdf_第1頁
已閱讀1頁,還剩65頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、隨著無線通信技術(shù)和計(jì)算機(jī)網(wǎng)絡(luò)的發(fā)展,各種無線通信協(xié)議標(biāo)準(zhǔn)已經(jīng)廣泛應(yīng)用到便攜式通訊電子產(chǎn)品中。多標(biāo)準(zhǔn)接收機(jī)對模數(shù)轉(zhuǎn)換器(ADC)的性能提出了新的要求,希望ADC以可配置的方式適應(yīng)不同的采樣頻率和精度,并且能減少面積和功耗。 采樣保持電路作為ADC的關(guān)鍵部分,它在很大程度上決定了整個(gè)ADC的最高性能。本文圍繞可配置的采樣保持電路的實(shí)現(xiàn)主要進(jìn)行了以下幾個(gè)方面的研究:比較了電荷再分配式和電容翻轉(zhuǎn)式2種常見的采樣保持電路結(jié)構(gòu)的性能;研究了

2、MOS管開關(guān)、熱噪聲等非理想因素對采樣保持電路的影響;探討了采樣保持電路可配置的實(shí)現(xiàn)方式;建立了基于運(yùn)放偏置電流與反型系數(shù)的建立時(shí)間數(shù)學(xué)模型;分析了增益提高運(yùn)放的頻率特性以及零極偶對子對建立時(shí)間的影響。 基于上述理論分析研究,在CSMC CMOS 0.5μm工藝、3.3V電源電壓條件下。以改變偏置電流的方式設(shè)計(jì)了一個(gè)可配置的采樣保持電路。其中運(yùn)放采用套筒式增益提高結(jié)構(gòu)。仿真結(jié)果表明,在參考電流變化30倍范圍內(nèi),運(yùn)放的直流增益在全

3、輸出范圍下均高于90dB,單位增益帶寬范圍為18MHz~293MHz,相位裕度范圍為72°~81°。在采樣精度與頻率分別為10位4MHz、8位10MHz、12位50MHz的條件下,采樣保持電路的功耗分別為0.766mW、1.79mW、17.3mW,無雜波動態(tài)范圍(SFDR)分別為72.1 dB、52.6dB、91.8dB。 仿真結(jié)果驗(yàn)證了基于電流可配置的采樣保持電路建立時(shí)間模型的正確性。所設(shè)計(jì)的采樣保持電路具有寬動態(tài)范圍,低功耗

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論