

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、RISC技術(shù)是上世紀80年代發(fā)展起來的處理器設(shè)計新技術(shù),它的產(chǎn)生對整個計算機界產(chǎn)生了巨大的影響。目前有RISC和CISC兩大主流技術(shù),而現(xiàn)今使用RISC技術(shù)的越來越多,其中一個特點就是指令簡單,容易譯碼,使用流水線技術(shù)使得其性能提高很多。MIPS就是RISC的一個很好的版本,它十分適合流水線技術(shù)的運用。 本文對MIPS構(gòu)架進行介紹,詳細地討論了寄存器堆、指令集、Cache的設(shè)計、存儲單元管理的結(jié)構(gòu)和性能,中斷/異常的處理。提出解
2、決流水線中結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)問題的有效方法,增加硬件資源來解決流水線中的結(jié)構(gòu)相關(guān)問題,用數(shù)據(jù)前推法解決了流水線中的數(shù)據(jù)相關(guān)問題,用后退法和動態(tài)分支預(yù)取技術(shù)(BTB)解決了流水線中的控制相關(guān)問題,這些方法都能有效地提高流水線的性能。將流水線設(shè)計為五級,合理安排流水線中每級的任務(wù),并對流水線中每個執(zhí)行階段的設(shè)計給出了詳細的說明和討論。使用硬件描述語言Verilog HDL,設(shè)計出五級的流水線,并且通過綜合,功能仿真和時序仿真。結(jié)果
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于32位MIPS架構(gòu)的雙發(fā)射流水線邏輯設(shè)計.pdf
- mips流水線cpu的verilog實現(xiàn)
- mips五級整數(shù)流水線
- HOPE-MIPS流水線功能段的設(shè)計.pdf
- 基于FPGA的32位五級流水線CPU的研究與設(shè)計.pdf
- 8位高速流水線結(jié)構(gòu)MCU的設(shè)計.pdf
- 基于流水線結(jié)構(gòu)的8位MCU設(shè)計.pdf
- 32位5級流水線嵌入式處理器設(shè)計.pdf
- 基于CMOS 12位流水線ADC的設(shè)計.pdf
- 12位高速流水線ADC的研究和設(shè)計.pdf
- 10位50MHz流水線ADC的設(shè)計.pdf
- 流水線
- 基于MIPS精簡指令集流水線CPU的設(shè)計與實現(xiàn).pdf
- 10位高速CMOS流水線型ADC設(shè)計.pdf
- 8位10MS-s流水線ADC的設(shè)計.pdf
- 14位流水線ADC中的關(guān)鍵電路設(shè)計.pdf
- 14位流水線ADC中參考電壓源的設(shè)計.pdf
- 流水線技術(shù)
- 精益流水線的設(shè)計要素
- 10位80MSPS流水線ADC的研究與設(shè)計.pdf
評論
0/150
提交評論