基于March C+算法的MBIST設(shè)計(jì).pdf

1、隨著現(xiàn)代VLSI設(shè)計(jì)技術(shù)和制造工藝的飛速發(fā)展，片上存儲(chǔ)器容量日漸增大，特別是在系統(tǒng)芯片SOC設(shè)計(jì)中，將大量存儲(chǔ)器嵌入到片內(nèi)的設(shè)計(jì)方法已經(jīng)非常普遍。存儲(chǔ)器密度不斷增加，存儲(chǔ)單元面積越來(lái)越小，彼此之間越來(lái)越接近，存在故障的可能性越來(lái)越大。同時(shí)，嵌入式存儲(chǔ)器可能存在的故障類型越來(lái)越多，使得測(cè)試時(shí)間和測(cè)試成本都急劇增長(zhǎng)，SOC設(shè)計(jì)的興起和發(fā)展給存儲(chǔ)器的可測(cè)性設(shè)計(jì)帶來(lái)巨大的挑戰(zhàn)。 存儲(chǔ)器內(nèi)建自測(cè)試(MBIST)降低了對(duì)測(cè)試設(shè)備(ATE)的

2、要求，而且它所要求的芯片封裝引腳的數(shù)目少，并允許對(duì)嵌入式存儲(chǔ)器進(jìn)行高速測(cè)試等優(yōu)點(diǎn)，所以它是目前應(yīng)用最廣的存儲(chǔ)器測(cè)試方法。 本文分析了存儲(chǔ)器的故障機(jī)理和故障模型，提出實(shí)現(xiàn)RAM可測(cè)性設(shè)計(jì)技術(shù)路線，分析各種可測(cè)性設(shè)計(jì)方法的優(yōu)缺點(diǎn)。通過(guò)對(duì)存儲(chǔ)器算法的研究和優(yōu)化，找出合適的存儲(chǔ)器測(cè)試算法，即MarchC+算法。在此基礎(chǔ)上，設(shè)計(jì)了基于MarchC+算法的內(nèi)建自測(cè)電路，給出了相應(yīng)BIST電路硬件實(shí)現(xiàn)及其故障仿真結(jié)果?；贛archC+算法的