超高速單片集成光接收機電路研究.pdf

1、光纖通信由于其一系列的優(yōu)點，已經成為信息高速公路的骨干。鑒于信息傳輸的爆炸性發(fā)展和產品化后高可靠性、低成本的要求，本文對光纖通信系統(tǒng)中的光接收機電路從高集成度和高速率兩個方向進行深入地分析和研究。 在詳細地分析比較了光接收機中各模塊電路的工作原理和電路結構后，首先采用0.25μm CMOS工藝實現了一個SDH STM-16級別(2.5Gb/s)的高集成度的光接收機芯片。為使得光接收機電路的抖動滿足ITU-T建議規(guī)定的抖動指標，采

2、用了一種環(huán)路參數優(yōu)化的方案。為實現高集成度，芯片采用了一種特別設計的電荷泵鎖相環(huán)結構，使其同時具有時鐘恢復、數據判決和1:2分接的功能。本文還提出了一種結構簡單、能夠消除系統(tǒng)相位誤差的時鐘數據恢復電路中的超前滯后鑒別結構(己申請專利)。測試結果表明該芯片各項性能指標均達到了國際先進水平，可以應用在符合SDH STM-16標準的光纖通信傳輸系統(tǒng)中。 采用0.18μm CMOS工藝實現了光纖傳輸系統(tǒng)SDH STM-64級別(10Gb

3、/s)時鐘恢復中的鎖相環(huán)芯片。采用一種對稱的、用兩異或門結構的鑒頻鑒相器來消除系統(tǒng)相位誤差，還特別設計了能獲得正交時鐘輸出的5GHz雙延時路徑振蕩器和LC環(huán)形振蕩器。模擬結果表明該鑒頻鑒相器使得鎖相環(huán)的鎖定時間比文獻能檢索到的其它類型的改進結構的鎖定時間縮小到十分之一以下。芯片的最終測試結果表明該鎖相環(huán)具有鎖頻范圍寬、輸出相位噪聲性能好和功耗低等優(yōu)良指標。 本文最后利用最新獲得的德國IHP 0.25μm SiGe BiCMOS工

4、藝，研究在更高的80Gb/s速率上設計光接收機中的1:2分接器電路。針對現有的測試條件，設計了能夠驅動大負載的高增益大帶寬的時鐘驅動電路。運用超高速電路中可以利用的傳輸線理論設計相應的匹配網絡，解決超高速信號的輸入輸出匹配以及芯片內部信號間的匹配問題。通過瞬態(tài)分析，該芯片能夠在超過80Gb/s上得到令人滿意的模擬結果。該芯片如果設計成功將成為目前國內速率最高的集成電路。 本論文的研究做出了多項創(chuàng)新性工作，填補了國內在實現高集成度