4比特超高速全并行模數(shù)轉(zhuǎn)換集成電路設(shè)計(jì).pdf

1、作為模擬信號與數(shù)字信號之間的接口電路，模數(shù)轉(zhuǎn)換器(ADC)是雷達(dá)、軍事和醫(yī)療成像、現(xiàn)代通信以及消費(fèi)電子產(chǎn)品中的關(guān)鍵器件。當(dāng)今科技的迅速發(fā)展對ADC的性能，特別是對轉(zhuǎn)換速度的要求越來越高，ADC性能的好壞甚至已經(jīng)成為決定設(shè)備性能的關(guān)鍵因素。
　　 本文以超高速ADC作為研究方向，在分析了各種高速ADC的結(jié)構(gòu)和性能后，采用了全并行(Flash)結(jié)構(gòu)設(shè)計(jì)實(shí)現(xiàn)4比特2GS/s Flash ADC。論文首先分析了Flash ADC的功能和

2、特性，根據(jù)功能劃分各個子模塊，然后完成各個子模塊的電路設(shè)計(jì)。該ADC包括采樣保持電路、分壓電阻網(wǎng)絡(luò)、前置放大器、第一級比較器、第二級比較器、SR鎖存器以及數(shù)字編碼電路。為了減小溝道電荷注入以及時鐘饋通等機(jī)制所帶來的誤差，采樣保持電路中采用差分結(jié)構(gòu)并增加了虛擬管；電阻網(wǎng)絡(luò)采用了折疊結(jié)構(gòu)，相對于傳統(tǒng)結(jié)構(gòu)，本設(shè)計(jì)有效抑制了輸入信號對參考電壓的干擾；為了加快過載恢復(fù)，在前置放大器和第一級比較器中加入了重置晶體管：相對于傳統(tǒng)結(jié)構(gòu)，本設(shè)計(jì)的模擬電路

3、部分采用了流水線設(shè)計(jì)以提高轉(zhuǎn)換速度；全并行ADC編碼電路中通常存在的兩個問題是：溫度計(jì)碼中的火花碼以及比較器的亞穩(wěn)態(tài)效應(yīng)。前置放大器和第一級比較器中的重置晶體管減少了由過載恢復(fù)不足引起的火花碼，兩級放大器和SR鎖存器的級聯(lián)再生時間很大程度上減少了亞穩(wěn)態(tài)效應(yīng)；同時，編碼電路將溫度計(jì)碼轉(zhuǎn)換為格雷碼再轉(zhuǎn)換為二進(jìn)制碼，進(jìn)一步減少了火花碼以及亞穩(wěn)態(tài)效應(yīng)的影響；相對于傳統(tǒng)結(jié)構(gòu)，本設(shè)計(jì)的編碼電路只采用異或門實(shí)現(xiàn)以提高可靠性。
　　 本設(shè)計(jì)采用