32位浮點(diǎn)DSP處理器ALU研究及其IP核設(shè)計.pdf

1、浮點(diǎn)運(yùn)算是高性能計算研究中的一個重要領(lǐng)域。為了滿足應(yīng)用程序的需求，某些微處理器及高檔顯卡中，設(shè)計實現(xiàn)了超高精度浮點(diǎn)運(yùn)算部件。 本文結(jié)合中國電子科技集團(tuán)第五十八研究所預(yù)研項目中的FALU(浮點(diǎn)算術(shù)邏輯運(yùn)算部件)的設(shè)計工作，從延遲、面積、結(jié)構(gòu)復(fù)雜性等方面系統(tǒng)地研究了浮點(diǎn)算術(shù)邏輯運(yùn)算的各個過程。由于浮點(diǎn)算術(shù)邏輯運(yùn)算單元所實現(xiàn)的操作比較多，其核心為浮點(diǎn)加法器，需要在此基礎(chǔ)上充分利用浮點(diǎn)加法的各個功能模塊，完成其他功能，并達(dá)到時序要求，因

2、此設(shè)計上較復(fù)雜。本文在研究了定點(diǎn)加法算法，浮點(diǎn)加法算法的基礎(chǔ)上，分析比較各種不同實現(xiàn)方法，選擇了基于LOP算法的浮點(diǎn)加法器，并在此基礎(chǔ)上，延伸了該浮點(diǎn)加法器的功能，設(shè)計了一個可以完成22種算術(shù)邏輯運(yùn)算的40位浮點(diǎn)算術(shù)邏輯運(yùn)算單元，所有的算術(shù)邏輯運(yùn)算均在一個時鐘周期內(nèi)完成。定點(diǎn)加法和前導(dǎo)0/1判斷并行運(yùn)算，縮短了關(guān)鍵路徑；使其達(dá)到設(shè)計要求。驗證部分采用基于特征向量和大量隨機(jī)向量結(jié)合的驗證方法保證了設(shè)計的正確性；包含本FALU的DSPIP已