32位浮點DSP數(shù)據(jù)通路的研究與設(shè)計.pdf

1、數(shù)字信號處理器在眾多需要進行高速數(shù)據(jù)處理的領(lǐng)域都有著廣泛的應用。隨著多媒體處理對精度要求的不斷提高，各DSP生產(chǎn)廠家陸續(xù)推出了各自的32位浮點DSP處理器。設(shè)計有自主產(chǎn)權(quán)的DSP處理器IP核，對于國內(nèi)自主研制高端SOC產(chǎn)品，具有很高的實用價值。 論文結(jié)合預研課題，參與完成了一款與ADSP-2106xSHARC指令集兼容的32位浮點DSP處理器IP核設(shè)計，負責完成了其中的數(shù)據(jù)通路的設(shè)計與驗證。本文的主要研究工作包括： 1、

2、分析研究了浮點加減法、乘法、倒數(shù)和倒數(shù)平方根等指令和處理器流程，確定了運算部件的數(shù)據(jù)通路結(jié)構(gòu)，將浮點尾數(shù)處理與定點運算統(tǒng)一成2-補碼進行設(shè)計； 2、借鑒現(xiàn)有的改進Two-Path算法，結(jié)合ADSP-2106xSHARC浮點舍入處理的特點，設(shè)計了一種浮點Two-Path加法運算數(shù)據(jù)通路，與基本浮點加法運算通路相比，減少了關(guān)鍵路徑的長度； 3、采用基4的Booth算法和4-2壓縮樹，設(shè)計了一個硬件乘法器，并實現(xiàn)了與Two-P

3、ath加法運算數(shù)據(jù)通路的2個CLA加法器共享，減小了數(shù)據(jù)通路的面積； 4、基于查找表算法，設(shè)計了浮點倒數(shù)和倒數(shù)平方根運算的數(shù)據(jù)通路，并計算確定了ROM初值； 5、完成了ADSP-2106xSHARC兼容的浮點DSP處理器IP核的數(shù)據(jù)通路設(shè)計及Verilog編碼，其中包括加法器、乘法器、移位器等運算單元的實現(xiàn)，完成了數(shù)據(jù)通路中各模塊和整體數(shù)據(jù)通路的仿真驗證。 論文的工作對進一步開展浮點DSP處理器的設(shè)計研究工作打下